Karaniwang nagsisimula ang disenyo ng PCBA sa Pagkuha ng Iskematikong, sinusundan ng Paglalagay ng PCB, Pagruruta, DRC (Pagsusuri sa Panuntunan ng Disenyo), at Pagsusuri ng DFM, pagkatapos ay naglalabas Mga File ng Gerber, Mga File ng NC Drill, BOM (Talaan ng mga Materyales), at Pagguhit ng AsembleyaPara sa mga kumplikadong disenyo, HDI PCB teknolohiya na may mga microvia na binutas gamit ang laser at sunod-sunod na laminasyon maaaring kailanganin.

Kasama sa mga pangunahing input file ang:

• Netlist
• Mekanikal na Pagguhit
• Datasheet ng Bahagi
• Dokumento ng Kakayahan sa Proseso (minimum na lapad/espasyo ng bakas, minimum na laki ng butas, lapad ng solder mask dam, mga kinakailangan sa pagkontrol ng impedance)

Kasama sa mga pangunahing output file ang:

• Gerber RS-274X o ODB++
• NC Drill File
• Pumili at Maglagay ng File
• Istensil na Gerber
• Ulat sa Punto ng Pagsubok
• Pagguhit ng Asembleya at File ng Silkscreen

2.1 Mga Prinsipyo ng Paglalagay

Ang paglalagay ang pundasyon ng disenyo ng PCBA at direktang nakakaapekto Kalidad ng Pagruruta ng Senyas, Pagganap ng Thermal, at Kakayahang MagawaAng wastong paglalagay ay mahalaga para sa PCB para sa pagkontrol ng impedance mga disenyo at mga high-speed digital circuit.

• Paghahati ng Tungkulin: Paghiwalayin ang mga lugar ng analog, digital, power, at high-speed interface upang maiwasan ang interference.
• Daloy ng Senyas: Ilagay ang mga bahagi sa direksyon ng daloy ng signal upang mabawasan ang lugar ng tawiran at loop.
• Priyoridad ng Kritikal na BahagiIlagay muna ang mga MCU/FPGA/SoC, DDR, clock, at power module.
• Paglalagay ng GilidMga konektor, butones, at LED malapit sa mga gilid ng board upang matugunan ang mga mekanikal na pangangailangan.
• Pagkakaayos ng Termal: Mga bahaging may mataas na lakas malapit sa mga channel ng pagpapakalat ng init o mga thermal pad; idagdag thermal sa pamamagitan ng mga array sa ilalim ng mainit na mga bahagi.

2.2 Mga Mahahalagang Kaalaman sa Pagruruta

• Lapad ng Pagsubaybay at Kapasidad ng Kasalukuyang KasalukuyanAng 0.5 mm na lapad ng bakas sa 1 onsa ng tanso ay nagdadala ng humigit-kumulang 1 A. Para sa mas mataas na kuryente, gamitin tanso para sa o mas makapal na mga pabigat na tanso.
• Pares ng Pagkakaiba: Nangangailangan ng USB, HDMI, LVDS, Ethernet Pagtutugma ng Haba, Pantay na Espasyo, at Masikip na Pagkabit para mapanatili integridad ng signal at bawasan pagkawala ng pagpasok at pagkawala ng kita.
• Kinokontrol na ImpedanceAng mga high-speed signal ay nangangailangan ng characteristic impedance na kalkulado mula sa stack-up; ang mga karaniwang halaga ay 50 Ω single-ended at 100 Ω differential. Dapat kasama sa pagsusuri ng engineering kontrol ng impedance pagpapatunay.
• Landas ng Pagbabalik: Tiyakin ang kumpletong reference plane upang maiwasan ang mga isyu sa split plane EMI; idagdag mga via sa pananahi mga transisyon malapit sa layer.
• Sa pamamagitan: Bawasan ang mga high-speed via; gamitin Pagbabarena sa Likod o Mga Blind/Nakabaong Via kung kinakailangan. Para sa mga disenyo ng HDI, gamitin mga nakasalansan na via o staggered vias kasama pagpuno ng tanso.

Ang mahinang DFM ay humahantong sa Pagtulay ng Panghinang, Paglalagay ng Tombstone, Mga Cold Solder Joint, Pagbabago ng Bahagi, at Mga Bola ng PanghinangAng pagsusuri ng DFM bago ang malawakang produksyon ay nakakatulong na protektahan ang first-pass yield.

3.1 Disenyo ng Pattern ng Lupa

Ang mga disenyo ng lupa ay dapat sumunod sa IPC-7351Ang wastong disenyo ng pad ay mahalaga para sa maaasahang Pag-assemble ng PCB at Pag-assemble ng PCBA.

• Mga Bahagi ng CHIP (0402, 0603, 0805)Dapat tumugma ang laki ng pad sa siwang ng stencil at reflow profile upang maiwasan ang tombstoning.
• QFN (Quad Flat No-lead): Ang ilalim Thermal Pad dapat hatiin upang mabawasan ang pagdumi at paglamig ng mga kasukasuan; gamitin tinukoy na maskara ng panghinang (SMD) o tinukoy na maskarang hindi panghinang (NSMD) mga pad nang naaangkop.
• BGA (Ball Grid Array): Ang diyametro ng pad ay karaniwang 80–85% ng diyametro ng bola; ang butas ng solder mask ay dapat na tumpak upang maiwasan ang solder mask sa pad. Para sa fine-pitch BGA, gamitin dam ng maskara ng panghinang lapad na ≤0.1 mm o alisin ang dam kung kinakailangan.
• SOT/SOP/QFPAng pinong pitch ay nangangailangan ng sapat na lapad ng solder mask dam upang maiwasan ang pag-uugnay (bridging).

3.2 Pag-espasyo at Oryentasyon ng mga Bahagi

• Ang pagitan ng magkakatabing bahagi ay dapat matugunan ang mga kinakailangan sa pagpili at paglalagay ng nozzle at muling paggawa (≥0.3 mm).
• Ihanay ang mga magkakatulad na bahagi sa parehong direksyon para sa mas madaling inspeksyon ng AOI.
• Panatilihin ang sapat na distansya sa pagitan ng matataas at maiikling bahagi upang maiwasan ang epekto ng anino habang nagbabalik-tanaw.

3.3 Maskara ng Panghinang at Silkscreen

• Dam ng Maskara ng Panghinang lapad na ≥0.1 mm upang maiwasan ang pagdugtong.
• Silkscreen hindi dapat magkapatong ang mga pad; panatilihin ang ≥0.2 mm na espasyo.
• Pagmamarka ng Polaridad, Tagapagpahiwatig ng Pin 1, at Tagapagtalaga ng Sanggunian dapat malinaw.
• Pumili ng kulay ng solder mask (berde, asul, itim, pula, puti) batay sa kagustuhan ng customer; tiyaking malinaw ang pag-print ng legend.

4.1 DFT

Ang DFT ay nagbibigay-daan sa mahusay at murang pagsusuri sa PCBA at sumusuporta sa pagbuo ng programa ng pagsubok at disenyo ng fixture.

• Pagsubok sa Lumilipad na ProbeHindi kailangan ng fixture; mainam para sa mga prototype at maliliit na batch.
• ICT (Pagsubok sa Sirkito): Nangangailangan ng mga test point at fixture; angkop para sa mataas na volume. Kami ang nagdidisenyo mga pattern ng punto ng pagsubok na may sapat na saklaw.
• FCT (Pagsubok sa Functional Circuit): Bine-verify ang aktwal na paggana ng PCBA.
• Pag-scan ng Hangganan (JTAG)Gumagamit ng built-in na chip test logic upang mabawasan ang mga pisikal na test point.

Mga kinakailangan sa DFT:

• Diyametro ng punto ng pagsubok ≥0.8 mm, pagitan ≥1.27 mm.
• Ipamahagi ang mga test point sa isang gilid kung maaari.
• Panatilihing walang harang ang mga test point at malayo sa matataas na bahagi.
• Maglaan ng mga test point para sa power at ground net upang paganahin maikling pagsubok sa pag-off ng kuryente at pagsukat ng boltahe sa pag-on ng kuryente.

4.2 DFA

Nakatuon ang DFA sa kahusayan ng pag-assemble at pag-iwas sa mga pagkakamali.

• Panelisasyon: Gamitin V-cut (V-Scoring) o Kagat ng Daga / Butas ng StampPara sa pagpupulong ng pcb gamit ang mga bahaging nakabitin sa gilid, gamitin pagruruta ng tab na may kagat ng daga.
• Riles ng Paggawa: 3–5 mm ang lapad para sa paglilipat at pagpoposisyon ng conveyor.
• Tatak ng Katiwala: Hindi bababa sa 2–3 pandaigdigang fiducial; mga lokal na fiducial para sa mga fine-pitch device tulad ng BGA at QFN.
• Poka-YokeTiyaking may kakaibang oryentasyon ang mga konektor upang maiwasan ang baligtad na pagpasok.

5.1 Integridad ng Signal (SI)

Kabilang sa mga isyu sa SI Repleksyon, Pagsasalita nang sabay-sabay, Labis na Pag-atake, Undershoot, at Pagkiling ng TimingMataas na bilis Disenyo ng PCB maaaring gamitin simulasyon bago ang layout at pag-verify pagkatapos ng layout upang suriin ang diagram ng mata.

• Pagtutugma ng Impedance: Pagtatapos ng serye ng pinagmulan, pagtatapos ng parallel, o pagtatapos ng AC.
• Pagtutugma ng HabaSerpentine routing para sa mga DDR data/address group at differential pairs.
• Pagsugpo sa Crosstalk: 3W rule (espasyo na ≥3× lapad ng trace); magdagdag ng mga guard trace para sa mga kritikal na signal.
• Bumalik sa pamamagitan ng: Magdagdag ng mga stitching via malapit sa mga transition ng layer upang mabawasan ang loop inductance.

5.2 Integridad ng Lakas (PI)

Kabilang sa mga isyu sa PI ang Ingay ng Kuryente, Pagbaba ng Boltahe, at Pagtalbog sa LupaIsang mahusay na dinisenyo Network ng Distribusyon ng Kuryente (PDN) ay mahalaga para sa matatag na operasyon.

• Kapasitor ng Pag-decouplingMaglagay ng mga kombinasyong 0.1 µF + 10 µF malapit sa bawat power pin; gamitin mga kapasitor na mababa ang ESL para sa high-frequency decoupling.
• Paghahati ng Eroplanong Kuryente: Magkahiwalay na analog at digital power plane; iwasang tumawid sa mga hating lugar na may mga high-speed signal.
• Landas ng Mababang Impedance: Ang magkatabing power at ground plane ay lumilikha ng plane capacitance; nagpapanatili ng manipis na dielectric sa pagitan ng power at ground layers.
• Bilang sa pamamagitan ng: Parallel multiple vias para sa mga high-current path; gamitin mga via na puno ng tanso para sa mga via na may mataas na kasalukuyang kuryente.

5.3 EMC (Katugmang Elektromagnetiko)

Mga takip ng EMC EMI (Elektromagnetikong Panghihimasok) at EMS (Pagiging Madaling Maapektuhan ng Elektromagnetiko). Ang isang pagsusuri bago ang pagsunod sa EMC ay maaaring matukoy ang mga panganib sa disenyo bago ang pormal na pagsusuri.

• Panuntunan ng 20H: I-recess ang mga gilid ng power plane nang 20× ang pagitan ng mga layer upang mabawasan ang mga fringing field.
• Pagsala ng Interface: Magdagdag ng mga TVS, common mode choke, ferrite beads, at capacitor sa mga I/O connector.
• PananggaGumamit ng panangga sa mga sensitibong bahagi; magbigay ng mga pad ng grounding para sa pagkakabit ng kalasag.
• Kristal at OrasanWalang routing sa ilalim ng mga kristal; gumamit ng mga guard trace at panatilihing maikli ang mga clock trace.

5.4 Disenyo ng PCB ng HDI

Para sa mga disenyong may mataas na densidad, HDI PCB teknolohiya na may mga microvia na binutas gamit ang laser, mga blind via, at mga nakabaong via nagbibigay-daan sa mas maliliit na form factor at mas mataas na routing density. Mga pangunahing konsiderasyon:

• Aspect ratio ng Microvia karaniwang ≤1:1.
• Gamitin mga nakapatong na microvia para sa mga transisyon ng layer sa mga lugar na mataas ang densidad.
• Sunod-sunod na laminasyon Ang prosesong ito ay nagpapahintulot ng maraming patong ng microvia.
• Via-in-pad kasama pagpuno ng tanso at planarisasyon para sa BGA fanout.

6.1 Disenyo ng BGA

Direktang nakakaapekto ang disenyo ng BGA pad sa ani ng paghihinang para sa Pag-assemble ng PCB at Pag-assemble ng PCBA, lalo na sa mga aplikasyon ng fine-pitch na BGA.

• Diyametro ng pad ≈0.8–0.85× diyametro ng bola (hal., 0.25 mm na pad para sa 0.3 mm na bola).
• Mas malaki ang butas ng solder mask kaysa sa pad ng 0.025–0.05 mm bawat panig.
• NSMD (Hindi-Solder na Maskara na Tinukoy) o SMD (Natukoy na Maskara ng Panghinang); Karaniwan ang NSMD para sa fine-pitch BGA.
• Fanout vias 0.2 mm/0.1 mm o mas maliit; gamitin Via-in-Pad kasama Puno ng Tanso / Puno ng Dagta upang maiwasan ang pagkatuyo ng panghinang.
• Idagdag mga lokal na marka ng katiwala malapit sa BGA para sa tumpak na pagkakalagay.

6.2 Disenyo ng QFN

Ang mga pakete ng QFN (Quad Flat No-lead) ay nangangailangan ng maingat na disenyo ng thermal pad.

• Hatiin ang thermal pad sa maraming mas maliliit na pad o gumamit ng iisang pad na may segmented stencil apertures upang mabawasan ang voiding.
• Iunat ang mga pin pad nang 0.2–0.3 mm lampas sa gilid ng pakete para sa inspeksyon ng AOI.
• Gamitin Pag-plug ng Resin o Pagpuno ng Tanso para sa mga thermal pad vias upang maiwasan ang pag-wick ng solder.
• Para sa high-power QFN, idagdag thermal sa pamamagitan ng array pagkonekta sa mga panloob na planes na tanso.

6.3 0402 / 0201 / 01005 Mga Mikrokomponente

• 0402 pagitan ng mga pad: 0.4–0.5 mm; 0201: 0.25–0.3 mm; 01005: 0.15–0.2 mm.
• Gumamit ng mga butas ng stencil na may anti-solder ball (may bingaw o pinaliit).
• Magbigay ng sapat na markang fiducial para sa katumpakan ng pagkakalagay.
• Isaalang-alang pagbibigay ng pandikit para sa dobleng panig na pag-assemble na may mabibigat na bahagi.

7.1 Disenyo ng Apertura ng Istensil

Direktang tinutukoy ng disenyo ng siwang ng stencil pag-print ng solder paste kalidad at dapat i-optimize para sa bawat PCBA.

• Kapal ng Istensil: 0.1–0.15 mm karaniwan; 0.08 mm para sa mga maliliit na bahagi; 0.2 mm para sa mataas na kuryente.
• Ratio ng Lugar: Lugar ng siwang / lawak ng dingding ng siwang > 0.66.
• Ratio ng Aspeto: Lapad ng siwang / kapal ng stencil > 1.5.
• Mga Espesyal na Aperture: QFN thermal pad na may maraming maliliit na bintana; BGA pabilog o parisukat na reduction; mga butas na may bingaw na anti-solder ball para sa mga bahagi ng chip.
• Isaalang-alang stencil ng hakbang para sa magkahalong laki ng bahagi (hal., makapal na stencil para sa mga lugar na may mataas na current, manipis para sa fine-pitch).

7.2 Paghihinang Reflow at Wave

• Paghihinang Reflow: Para sa mga bahagi ng SMT; nangangailangan ng wastong profile ng temperatura (painitin muna, ibabad, muling dumaloy, palamigin). Gamitin muling pagdaloy ng nitroheno para sa pinabuting pagkabasa at nabawasang oksihenasyon.
• Paghihinang ng AlonPara sa mga bahaging through-hole (DIP) at proseso ng SMT red glue.
• Selective Wave Soldering: Lokalisadong paghihinang para sa mga bahaging through-hole; mainam para sa mga mixed-technology board.
• Prosesong Walang Tingga: SAC305 solder paste; peak reflow temperature 235–250 °C. Kasama sa mga karaniwang surface finishes ang HASL na walang tingga, SUMASANG-AYON, Kagawaran ng Bumbero ng Boluntaryo, pilak na panglulubog, at lata ng paglulubog.

7.3 Halo-halong Asembliya

Pagsamahin ang SMT reflow at DIP wave soldering, o gamitin I-pin-in-Paste (PIP) para sa mga bahaging pumapasok sa butas na nasa reflow.

8.1 Mga Paraan ng Panelisasyon

• V-cut (V-Scoring)Mababang gastos; para sa mga parihabang tabla na walang mga bahaging may gilid.
• Kagat ng Daga / Butas ng Stamp: Para sa mga hindi regular na tabla o mga bahagi ng gilid; gamitin pagruruta ng tab kasama kagat ng daga.
• Tulay + Kagat ng Daga: Pinagsasama ang lakas at kadalian sa paghihiwalay.

8.2 Tooling Rail at Fiducial Mark

• Lapad ng riles ng kagamitan: 3–5 mm.
• Markang katiwala: 1 mm ang diyametro, 2–3 mm na butas ng solder mask, ginto o immersion tin finish.
• Mga lokal na katiwala para sa mga BGA/QFN fine-pitch device.

8.3 Laki at Dami ng Panel

• Laki ng panel sa loob ng mga limitasyon ng pick-and-place at reflow oven (≤400 mm × 400 mm).
• Balansehin ang kahusayan at paggamit ng materyal; iwasan ang pagbaluktot.
• Gamitin mga breakaway tab o mga naka-ruta na slot upang mabawasan ang stress habang ginagawa ang depaneling.

9.1 Pagsusuri sa Elektrisidad

• Walang nakamamatay na pagkakamali sa DRC.
• Kritikal na pagtutugma ng haba ng signal, impedance, at espasyo.
• Netong kuryente sa pamamagitan ng bilang at kapasidad ng kasalukuyang.
• Simulasyon ng integridad ng signal Natutugunan ng mga resulta ang mga kinakailangan sa diagram ng mata.

9.2 Pagsusuri sa DFM

• Laki ng pad bawat IPC-7351.
• Natutugunan ng pagitan ng mga bahagi ang mga minimum na kinakailangan sa pagpili at paglalagay.
• Dam ng solder mask, silkscreen, malinaw na marka ng polarity.
• Ang butas ng stencil ay tumutugma sa ratio ng lawak.
• Panelisasyon at riles ng kagamitan kasalukuyan.

9.3 Pagsusuri sa DFT

• Saklaw ng test point sa mga kritikal na lambat.
• Walang harang ang mga test point.
• Pagiging posible ng mga kagamitan sa ICT.

9.4 Pagsusuri sa Pag-assemble

• May mga marka ng tooling rail at fiducial marks.
• Makatwiran ang paraan ng panelisasyon.
• Layo ng bahagi mula sa V-cut ≥0.5 mm.

9.5 Pagkumpleto ng Dokumentasyon

• Istandardisado ang pagpapangalan ng Gerber layer.
• Tumpak ang mga numero ng bahagi, pakete, at dami ng BOM.
• Ang pagpili at paglalagay ng file ay tumutugma sa BOM.
• Ang stencil file ay tumutugma sa disenyo ng PCB.

Para sa mga lumang produkto o hindi na ginagamit Mga circuit board na PCBA, PCBA reverse engineering maaaring muling likhain ang mga eskematiko, BOM, at mga file ng Gerber mula sa mga pisikal na board at ikonekta ang nabawi na data sa isang bago Disenyo ng PCB at Pag-assemble ng PCBA daloy ng trabaho.

Kasama sa aming proseso ng reverse engineering ang:

• Pag-imaging ng board at inspeksyon ng X-ray upang imapa ang mga panloob na layer.
• Pagkilala sa bahagi at pagkuha ng BOM kabilang ang mga pamalit sa mga lumang piyesa.
• Pagkuha ng eskematiko mula sa muling pagtatayo ng netlist.
• Libangan sa layout ng PCB kasama ang mga pagpapabuti sa DFM.
• Pag-assemble ng prototipo ng PCBA at pagsusuring pang-andar.

Mga karagdagang serbisyong may dagdag na halaga:

• Konpormal na patong para sa malupit na kapaligiran.
• Paglalagay ng palayok at paglalagay ng kapsula para sa resistensya sa panginginig ng boses.
• Kulang sa pagpuno para sa mga pakete ng BGA at CSP.
• Muling paggawa at pagkukumpuni gamit ang istasyon ng pag-rework ng BGA.
• Pag-unlad ng functional test para sa pasadyang PCBA.