PCBA 설계는 일반적으로 다음과 같은 것으로 시작됩니다. 회로도 캡처이어서 PCB 배치, 라우팅, DRC(설계 규칙 검사), 그리고 DFM 검사그런 다음 출력합니다. 거버 파일, NC 드릴 파일, BOM(자재명세서), 그리고 조립도복잡한 디자인의 경우, HDI PCB 기술과 함께 레이저 드릴링된 마이크로비아 그리고 순차적 적층 필요할 수 있습니다.

핵심 입력 파일은 다음과 같습니다.

• 넷리스트
• 기계 도면
• 구성 요소 데이터시트
• 공정 능력 문서 (최소 트레이스 폭/간격, 최소 홀 크기, 솔더 마스크 댐 폭, 임피던스 제어 요구 사항)

핵심 출력 파일은 다음과 같습니다.

• 거버 RS-274X 또는 ODB++
• NC 드릴 파일
• 파일을 선택하고 배치합니다.
• 스텐실 거버
• 테스트 포인트 보고서
• 조립도 및 실크스크린 파일

2.1 배치 원칙

배치는 PCBA 설계의 기본이며 직접적인 영향을 미칩니다. 신호 라우팅 품질, 열 성능, 그리고 제조 가능성적절한 위치 선정은 매우 중요합니다. 임피던스 제어 PCB 설계 및 고속 디지털 회로.

• 기능 분할간섭을 방지하기 위해 아날로그, 디지털, 전원 및 고속 인터페이스 영역을 분리합니다.
• 신호 흐름신호 흐름 방향에 구성 요소를 배치하여 교차 및 루프 영역을 줄이십시오.
• 핵심 구성 요소 우선순위MCU/FPGA/SoC, DDR, 클럭 및 전원 모듈을 먼저 배치하십시오.
• 엣지 배치기계적 요구 사항을 충족하기 위해 커넥터, 버튼 및 LED를 보드 가장자리 근처에 배치합니다.
• 열 배치: 열 방출 채널 또는 열 패드 근처의 고출력 부품; 추가 어레이를 통한 열 뜨거운 부품 아래에 있습니다.

2.2 라우팅 필수 사항

• 트레이스 폭 및 전류 용량1온스 구리선에 0.5mm 폭의 트레이스를 사용하면 약 1A의 전류가 흐릅니다. 더 높은 전류가 필요한 경우에는 다음을 사용하십시오. 구리 또는 더 두꺼운 구리 추.
• 차동 쌍USB, HDMI, LVDS, 이더넷 필수 길이 일치, 등간격, 그리고 타이트 커플링 유지하다 신호 무결성 그리고 최소화 삽입 손실 그리고 수익 손실.
• 제어 임피던스고속 신호에는 스택업을 통해 계산된 특성 임피던스가 필요하며, 일반적인 값은 단일 종단 50Ω, 차동 100Ω입니다. 엔지니어링 검토에는 다음 사항이 포함되어야 합니다. 임피던스 제어 확인.
• 반환 경로: 분할면 EMI 문제를 방지하기 위해 완전한 기준면을 확보하십시오. 스티칭 비아스 층 전환 부근.
• 을 통해고속 비아를 최소화하고 사용하십시오. 백 드릴링 또는 맹인/매장된 비아스 필요한 경우. HDI 설계의 경우 사용 적층 비아 또는 엇갈린 비아 ~와 함께 구리 충전.

부실한 DFM은 다음과 같은 결과를 초래합니다. 솔더 브리징, 툼스토닝, 냉납 현상, 구성 요소 전환, 그리고 솔더 볼대량 생산 전 DFM 분석은 첫 번째 시도의 수율을 보호하는 데 도움이 됩니다.

3.1 토지 패턴 설계

토지 이용 패턴은 다음 사항을 준수해야 합니다. IPC-7351안정적인 작동을 위해서는 적절한 패드 설계가 필수적입니다. PCB 조립 그리고 PCBA 조립.

• 칩 구성 요소(0402, 0603, 0805)패드 크기는 스텐실 개구부 및 리플로우 프로파일과 일치해야 툼스토닝 현상을 방지할 수 있습니다.
• QFN(쿼드 플랫 무연)바닥 써멀 패드 빈 공간과 냉접착을 줄이기 위해 칸막이를 설치해야 합니다. 솔더 마스크 정의(SMD) 또는 비솔더 마스크 정의(NSMD) 패드를 적절하게 사용하세요.
• BGA(볼 그리드 어레이)패드 직경은 일반적으로 볼 직경의 80~85%입니다. 솔더 마스크가 패드에 닿지 않도록 솔더 마스크 개구부를 정확하게 조정해야 합니다. 미세 피치 BGA의 경우 다음을 사용하십시오. 솔더 마스크 댐 폭을 0.1mm 이하로 하거나, 필요한 경우 댐을 제거하십시오.
• SOT/SOP/QFP미세 피치에서는 브리징을 방지하기 위해 적절한 솔더 마스크 댐 폭이 필요합니다.

3.2 구성 요소 간격 및 방향

• 인접 부품 간격은 픽앤플레이스 노즐 및 재작업 요구 사항(≥0.3mm)을 충족해야 합니다.
• AOI 검사를 용이하게 하기 위해 유사한 구성 요소를 같은 방향으로 정렬하십시오.
• 리플로우 과정에서 그림자 효과를 방지하려면 키가 큰 부품과 키가 작은 부품 사이에 충분한 거리를 유지하십시오.

3.3 솔더 마스크 및 실크스크린

• 솔더 마스크 댐 브리징 현상을 방지하려면 너비가 0.1mm 이상이어야 합니다.
• 실크 스크린 패드가 겹치지 않도록 하고, 0.2mm 이상의 간격을 유지하십시오.
• 극성 표시, 핀 1 표시기, 그리고 참조 지정자 명확해야 합니다.
• 고객 선호도에 따라 솔더 마스크 색상(녹색, 파란색, 검은색, 빨간색, 흰색)을 선택하고, 라벨 인쇄의 가독성을 확인하십시오.

4.1 DFT

DFT는 효율적이고 저렴한 PCBA 테스트를 가능하게 하며 테스트 프로그램 개발 및 픽스처 설계를 지원합니다.

• 비행 탐사선 테스트별도의 고정 장치가 필요 없으므로 시제품 제작 및 소량 생산에 적합합니다.
• ICT(회로 내 테스트)테스트 포인트와 고정 장치가 필요하며 대량 생산에 적합합니다. 저희가 설계해 드립니다. 테스트 포인트 패턴 충분한 보장 범위 내에서.
• FCT(기능회로 테스트)PCBA의 실제 기능을 검증합니다.
• 경계 스캔(JTAG)칩에 내장된 테스트 로직을 사용하여 물리적 테스트 지점을 줄입니다.

DFT 요구사항:

• 측정 지점 직경 ≥0.8mm, 간격 ≥1.27mm.
• 가능하면 테스트 지점을 한쪽에 집중시키십시오.
• 테스트 지점은 장애물이 없도록 하고, 높은 부품에서 멀리 떨어뜨려 놓으십시오.
• 전원 및 접지망용 예비 테스트 포인트를 활성화하려면 전원 차단 시 짧은 테스트 그리고 전원 켜짐 전압 측정.

4.2 DFA

DFA는 조립 효율성과 오류 방지에 중점을 둡니다.

• 패널화: 사용 V컷(V-스코어링) 또는 쥐가 물어뜯은 자국 / 도장 구멍. 을 위한 PCB 조립 가장자리에 매달린 부품이 있는 경우, 사용하십시오. 탭 라우팅 쥐에 물린 자국이 있습니다.
• 툴링 레일컨베이어 이송 및 위치 조정을 위해 폭은 3~5mm입니다.
• 신뢰 마크: 최소 2~3개의 글로벌 피듀셜, BGA 및 QFN과 같은 미세 피치 장치의 경우 로컬 피듀셜.
• 포카요케커넥터의 방향이 서로 다르도록 하여 역방향 삽입을 방지하십시오.

5.1 신호 무결성(SI)

SI 문제에는 다음이 포함됩니다. 반사, 크로스토크, 넘겨 쏘다, 언더슈트, 그리고 타이밍 스큐고속 PCB 설계 사용할 수 있습니다 레이아웃 전 시뮬레이션 그리고 레이아웃 후 검증 평가하기 위해 눈 그림.

• 임피던스 매칭소스 직렬 종단, 병렬 종단 또는 AC 종단.
• 길이 일치DDR 데이터/주소 그룹 및 차동 쌍에 대한 뱀 모양 라우팅.
• 크로스토크 억제: 3W 규칙(간격 ≥ 트레이스 폭의 3배); 중요 신호에 대한 보호 트레이스를 추가합니다.
• 반환 방법: 루프 인덕턴스를 줄이기 위해 레이어 전환부 근처에 스티칭 비아를 추가합니다.

5.2 전력 무결성(PI)

PI 문제에는 다음이 포함됩니다. 파워 노이즈, 전압 강하, 그리고 지면 반동잘 설계된 전력 배전망(PDN) 안정적인 작동을 위해서는 매우 중요합니다.

• 디커플링 커패시터: 각 전원 핀 근처에 0.1µF + 10µF 조합을 배치하십시오. 저 ESL 커패시터 고주파 분리를 위해.
• 파워 플레인 스플릿아날로그 및 디지털 전원부를 분리하고, 고속 신호와의 분기 교차를 피하십시오.
• 저임피던스 경로인접한 전원면과 접지면은 평면 정전 용량을 생성하므로 전원층과 접지층 사이에 얇은 유전체를 유지해야 합니다.
• 카운트를 통해: 고전류 경로용 병렬 다중 비아 사용 구리로 채워진 비아 고전류 비아용.

5.3 EMC(전자기 호환성)

EMC는 다음과 같은 내용을 포함합니다. EMI(전자기 간섭) 그리고 EMS(전자기 감수율)EMC 사전 적합성 검토를 통해 공식 테스트 전에 설계 위험을 식별할 수 있습니다.

• 20H 규칙: 전력면 가장자리를 층간 간격의 20배만큼 오목하게 하여 가장자리 전계를 줄입니다.
• 인터페이스 필터링: I/O 커넥터에 TVS, 공통 모드 초크, 페라이트 비드 및 커패시터를 추가하십시오.
• 차폐민감한 부위에는 보호 덮개를 사용하십시오. 접지 패드 방패 부착용.
• 크리스탈 & 시계크리스털 아래로 배선하지 마십시오. 가드 트레이스를 사용하고 클록 트레이스를 짧게 유지하십시오.

5.4 HDI PCB 설계

고밀도 설계의 경우, HDI PCB 기술과 함께 레이저 드릴링된 마이크로비아, 블라인드 비아스, 그리고 매설된 비아 더 작은 폼팩터와 더 높은 라우팅 밀도를 가능하게 합니다. 주요 고려 사항:

• 마이크로비아 종횡비 일반적으로 1:1 이하입니다.
• 사용 적층형 마이크로비아 고밀도 영역에서의 층간 전환을 위해.
• 순차적 적층 이 공정은 여러 개의 마이크로비아 층을 형성할 수 있도록 합니다.
• 비아인패드 ~와 함께 구리 충전 그리고 평면화 BGA 팬아웃용입니다.

6.1 BGA 디자인

BGA 패드 설계는 납땜 수율에 직접적인 영향을 미칩니다. PCB 조립 그리고 PCBA 조립특히 미세 피치 BGA 애플리케이션에서 그렇습니다.

• 패드 직경은 볼 직경의 약 0.8~0.85배입니다(예: 0.3mm 볼에는 0.25mm 패드 사용).
• 솔더 마스크 개구부가 패드보다 측면으로 0.025~0.05mm 더 큽니다.
• NSMD(비솔더 마스크 정의) 또는 SMD(솔더 마스크 정의); NSMD는 미세 피치 BGA에 흔히 사용됩니다.
• 팬아웃 비아는 0.2mm/0.1mm 이하로 사용하십시오. 패드 내 ~와 함께 구리 충전 / 수지 충전 납땜이 스며드는 것을 방지하기 위해.
• 추가하다 지역 피듀셜 마크 정확한 배치를 위해 BGA 근처에 설치하십시오.

6.2 QFN 설계

QFN(Quad Flat No-lead) 패키지는 열 패드 설계에 세심한 주의가 필요합니다.

• 열 패드를 여러 개의 작은 패드로 분할하거나, 분할된 스텐실 구멍이 있는 단일 패드를 사용하여 기포 발생을 줄이십시오.
• AOI 검사를 위해 핀 패드를 패키지 가장자리에서 0.2~0.3mm 더 돌출시키십시오.
• 사용 수지 플러깅 또는 구리 충전 열 패드 비아는 솔더 스며듦을 방지하기 위한 것입니다.
• 고출력 QFN의 경우, 다음을 추가하십시오. 어레이를 통한 열 내부 구리 평면에 연결됩니다.

6.3 0402 / 0201 / 01005 마이크로 부품

• 0402 패드 간격: 0.4~0.5mm; 0201: 0.25~0.3mm; 01005: 0.15~0.2mm.
• 납땜 방지 볼 스텐실 구멍(홈이 있거나 크기가 줄어든 형태)을 사용하십시오.
• 정확한 배치를 위해 충분한 기준점을 제공하십시오.
• 고려하다 접착제 분배 무거운 부품을 사용하는 양면 조립용.

7.1 스텐실 개구부 설계

스텐실 조리개 디자인은 직접적인 영향을 미칩니다. 솔더 페이스트 인쇄 품질이 우수해야 하며 각 PCBA에 맞게 최적화되어야 합니다.

• 스텐실 두께일반적인 크기는 0.1~0.15mm이며, 마이크로 부품의 경우 0.08mm, 고전류 부품의 경우 0.2mm입니다.
• 면적비개구부 면적 / 개구부 벽면적 > 0.66.
• 화면 비율조리개 폭 / 스텐실 두께 > 1.5.
• 특수 조리개QFN 열 패드는 여러 개의 작은 창을 가지고 있으며, BGA는 원형 또는 사각형으로 크기가 줄어들었고, 칩 부품용으로 납땜 방지 볼 홈이 있는 개구부를 가지고 있습니다.
• 고려하다 스텝 스텐실 다양한 크기의 부품이 혼합된 경우(예: 고전류 영역에는 두꺼운 스텐실, 미세 피치 영역에는 얇은 스텐실 사용).

7.2 리플로우 및 웨이브 솔더링

• 리플로우 솔더링: SMT 부품용; 적절한 조치가 필요합니다 온도 프로파일 (예열, 유지, 리플로우, 냉각). 사용 질소 재순환 습윤성 향상 및 산화 감소를 위해.
• 웨이브 솔더링: 스루홀(DIP) 부품 및 SMT 적색 접착제 공정에 사용됩니다.
• 선택적 웨이브 솔더링: 스루홀 부품용 국부 납땜 방식; 다양한 기술이 혼합된 기판에 이상적입니다.
• 무연 공정SAC305 솔더 페이스트; 최대 리플로우 온도 235~250°C. 일반적인 표면 마감은 다음과 같습니다. 무연 HASL, 동의하다, 자원 소방대, 침적은, 그리고 침지 주석.

7.3 혼합 조립

SMT 리플로우와 DIP 웨이브 솔더링을 결합하거나, 핀인페이스트(PIP) 리플로우 공정에서 스루홀 부품에 사용합니다.

8.1 패널화 방법

• V컷(V-스코어링): 저렴한 가격; ​​모서리 부품이 없는 직사각형 보드용.
• 쥐가 물어뜯은 자국 / 도장 구멍: 불규칙한 판재 또는 모서리 부품의 경우; 탭 라우팅 ~와 함께 쥐 물림.
• 브리지 + 마우스 바이트: 강도와 분리 용이성을 결합했습니다.

8.2 툴링 레일 및 기준점 표시

• 툴링 레일 폭: 3~5mm.
• 기준점 표시: 직경 1mm, 솔더 마스크 개구부 2~3mm, 금 또는 주석 도금 마감.
• BGA/QFN 미세 피치 소자용 로컬 피듀셜.

8.3 패널 크기 및 수량

• 패널 크기는 픽앤플레이스 및 리플로우 오븐 허용 범위 내(≤400mm × 400mm)여야 합니다.
• 효율성과 재료 활용도의 균형을 유지하고, 뒤틀림을 방지하십시오.
• 사용 분리형 탭 또는 라우팅된 슬롯 배심원단 해산 과정에서 스트레스를 줄이기 위해.

9.1 전기 점검

• DRC에서 치명적인 오류는 발생하지 않았습니다.
• 신호 길이 일치, 임피던스, 간격이 중요합니다.
• 전력망은 수량 및 현재 용량을 통해 구축됩니다.
• 신호 무결성 시뮬레이션 결과가 눈 구조도 요건을 충족합니다.

9.2 DFM 점검

• IPC-7351에 따른 패드 크기.
• 부품 간격은 최소한의 집어 옮기기 요구 사항을 충족합니다.
• 솔더 마스크 댐, 실크스크린, 극성 표시가 깨끗합니다.
• 스텐실 개구부가 면적 비율을 만족합니다.
• 패널화 그리고 툴링 레일 현재의.

9.3 DFT 검사

• 중요 네트에 대한 테스트 포인트 커버리지를 확인합니다.
• 시험 지점은 방해받지 않습니다.
• ICT 설비의 실현 가능성.

9.4 조립 검사

• 툴링 레일 및 기준 표시가 있습니다.
• 패널화 방식이 합리적입니다.
• 부품과 V컷 사이의 거리는 0.5mm 이상이어야 합니다.

9.5 문서 완성도

• 거버 레이어 명명법이 표준화되었습니다.
• BOM 부품 번호, 패키지, 수량이 정확합니다.
• 파일을 선택하고 배치하면 BOM과 일치합니다.
• 스텐실 파일이 PCB 설계와 일치합니다.

기존 제품 또는 단종된 제품의 경우 PCBA 회로기판, PCBA 역설계 물리적 보드에서 회로도, BOM 및 Gerber 파일을 복원하고 복구된 데이터를 새 장치에 연결할 수 있습니다. PCB 설계 그리고 PCBA 조립 워크플로우.

당사의 역설계 프로세스는 다음과 같습니다.

• 보드 이미지 촬영 및 X선 검사 내부 레이어를 매핑하기 위해.
• 구성 요소 식별 및 BOM 추출 단종된 부품 교체도 포함됩니다.
• 개략도 캡처 넷리스트 재구성에서.
• PCB 레이아웃 재구성 DFM 개선 사항이 적용되었습니다.
• 프로토타입 PCBA 조립 그리고 기능 테스트.

추가 부가 가치 서비스:

• 컨포멀 코팅 혹독한 환경에 적합합니다.
• 포팅 및 캡슐화 진동 저항성을 위해.
• 언더필 BGA 및 CSP 패키지용입니다.
• 재작업 및 수리 BGA 리워크 스테이션을 사용합니다.
• 기능 테스트 개발 맞춤형 PCBA 제작용입니다.