PCBA設計は通常、 回路図キャプチャ、 に続く PCB配置、 ルーティング、 DRC（設計規則チェック）、 そして DFMチェックすると、 ガーバーファイル、 NCドリルファイル、 BOM（部品表）、 そして 組立図複雑なデザインの場合、 HDI PCB テクノロジー レーザー加工されたマイクロビア そして 連続積層 必要となる場合があります。

コア入力ファイルには以下が含まれます。

• ネットリスト
• 機械製図
• コンポーネントデータシート
• プロセス能力文書 （最小配線幅／間隔、最小穴径、ソルダーマスクダム幅、インピーダンス制御要件）

コア出力ファイルには以下が含まれます。

• ガーバーRS-274X または ODB++
• NCドリルファイル
• ピックアンドプレイスファイル
• ステンシル ガーバー
• テストポイントレポート
• 組立図およびシルクスクリーンファイル

2.1 配置の原則

配置はPCBA設計の基礎であり、直接影響を与える 信号ルーティング品質、 熱性能、 そして 製造可能性適切な配置は、 インピーダンス制御基板 設計および高速デジタル回路。

• 機能分割干渉を避けるため、アナログ、デジタル、電源、高速インターフェースの各領域を分離する。
• 信号の流れ信号の流れの方向に沿って部品を配置することで、交差やループ領域を削減できます。
• 重要コンポーネントの優先順位まず、MCU/FPGA/SoC、DDR、クロック、電源モジュールを配置してください。
• エッジ配置コネクタ、ボタン、LEDは、機械的要件を満たすために基板の端付近に配置されています。
• 熱設計放熱チャネルまたはサーマルパッドの近くにある高出力部品。 熱伝導ビアアレイ 高温部品の下。

2.2 ルーティングの基本

• 配線幅と電流容量: 1オンス銅の0.5mm幅の配線では、約1Aの電流が流れます。より高い電流が必要な場合は、 銅 または、より厚みのある銅製の重り。
• 差動対USB、HDMI、LVDS、イーサネットが必要 長さの一致、 等間隔、 そして 密結合 維持する 信号完全性 最小限に抑える 挿入損失 そして リターンロス。
• インピーダンス制御高速信号にはスタックアップから計算される特性インピーダンスが必要です。一般的な値はシングルエンドで50Ω、差動で100Ωです。エンジニアリングレビューには以下を含める必要があります。 インピーダンス制御 検証。
• 戻りパス: スプリットプレーンEMI問題を回避するために、完全な基準面を確保します。 ステッチングビア 層間遷移付近。
• 経由高速ビアを最小限に抑える。 バックドリル または ブラインド/埋設経路 必要に応じて。HDI設計の場合は、 積層ビア または 千鳥配置のビア と 銅充填。

不適切なDFMは はんだブリッジ、 墓石打ち、 コールドソルダ接合部、 コンポーネントシフト、 そして はんだボール量産前のDFM解析は、初回合格率の維持に役立つ。

3.1 土地配置設計

土地のパターンは以下に準拠する必要があります IPC-7351適切なパッド設計は信頼性にとって不可欠です PCBアセンブリ そして PCBAアセンブリ。

• チップ部品（0402、0603、0805）パッドサイズは、墓石現象を避けるために、ステンシル開口部とリフロープロファイルに一致させる必要があります。
• QFN（クワッドフラットノーリード）底 サーマルパッド 空隙やコールドジョイントを減らすために分割する必要があります。 ソルダーマスク定義（SMD） または 非ソルダーマスク定義（NSMD） 適切なパッドを使用する。
• BGA（ボールグリッドアレイ）パッド径は通常ボール径の80～85%です。パッド上にソルダーマスクが付着しないように、ソルダーマスク開口部は精密でなければなりません。ファインピッチBGAの場合は、 ソルダーマスクダム 幅は0.1mm以下とする。必要に応じてダムを取り除く。
• SOT/SOP/QFP微細ピッチの場合、ブリッジングを防ぐために適切なソルダーマスクダム幅が必要です。

3.2 コンポーネントの間隔と向き

• 隣接する部品の間隔は、ピックアンドプレースノズルおよびリワークの要件（0.3 mm以上）を満たす必要があります。
• AOI検査を容易にするため、類似の部品は同じ方向に揃えてください。
• リフロー時に影の影響を避けるため、背の高い部品と背の低い部品の間には十分な距離を保ってください。

3.3 ソルダーマスクとシルクスクリーン

• ソルダーマスクダム ブリッジングを防ぐため、幅は0.1mm以上とする。
• シルクスクリーン パッド同士が重ならないようにしてください。0.2mm以上の隙間を確保してください。
• 極性表示、 ピン1インジケーター、 そして 参照指定子 明確にしなければならない。
• 顧客の好みに応じてソルダーマスクの色（緑、青、黒、赤、白）を選択し、印字の視認性を確保してください。

4.1 DFT

DFTは、効率的かつ低コストなPCBAテストを可能にし、テストプログラムの開発と治具設計をサポートします。

• フライングプローブテスト治具は不要です。試作品や少量生産に最適です。
• ICT（インサーキットテスト）テストポイントと治具が必要。大量生産に適しています。 テストポイントパターン 十分なカバー範囲で。
• FCT（機能回路テスト）：実際のPCBAの機能を検証します。
• バウンダリスキャン（JTAG）内蔵チップのテストロジックを使用して、物理的なテストポイントを削減します。

DFT要件：

• 試験点の直径は0.8mm以上、間隔は1.27mm以上。
• 可能であれば、テストポイントを片側に集中させてください。
• テストポイントは障害物のない状態に保ち、背の高い部品から離してください。
• 電源および接地ネットのテストポイントを予約して、 電源オフ短時間テスト そして 電源投入時の電圧測定。

4.2 DFA

DFAは、組立効率とエラー防止に重点を置いています。

• パネル化： 使用 Vカット（Vスコアリング） または ネズミの噛み跡／スタンプの穴。 のために プリント基板アセンブリ 端にぶら下がる部品を使用する場合は、 タブルーティング ネズミに噛まれた跡がある。
• ツーリングレールコンベア搬送および位置決めのため、幅は3～5mm。
• フィデューシャルマーク少なくとも2～3個のグローバル基準点。BGAやQFNなどのファインピッチデバイスにはローカル基準点が必要。
• ポカヨケコネクタの向きが常に一定であることを確認し、逆挿入を防いでください。

5.1 信号完全性（SI）

SIの問題には以下が含まれます 反射、 クロストーク、 オーバーシュート、 アンダーシュート、 そして タイミングのずれ。 高速 PCB設計 使用できます レイアウト前シミュレーション そして レイアウト後の検証 評価するために 目の図。

• インピーダンス整合電源の直列終端、並列終端、または交流終端。
• 長さの一致: DDRデータ/アドレスグループおよび差動ペアのための蛇行ルーティング。
• クロストーク抑制: 3Wルール（間隔≧配線幅の3倍）；重要な信号にはガード配線を追加する。
• 戻る層間遷移付近にステッチングビアを追加して、ループインダクタンスを低減する。

5.2 電源インテグリティ（PI）

PIの問題には以下が含まれます 電力ノイズ、 電圧降下、 そして 地面バウンドよく設計された 配電ネットワーク（PDN） 安定稼働には不可欠です。

• デカップリングコンデンサ: 各電源ピンの近くに 0.1 µF + 10 µF の組み合わせを配置します。 低ESLコンデンサ 高周波分離用。
• パワープレーン分割アナログ電源プレーンとデジタル電源プレーンを分離し、高速信号との交差分岐を避ける。
• 低インピーダンス経路隣接する電源プレーンとグランドプレーンは平面容量を形成するため、電源層とグランド層の間には薄い誘電体を維持する。
• カウント経由: 高電流経路用の並列複数ビアを使用する。 銅充填ビア 高電流ビア用。

5.3 EMC（電磁両立性）

EMCは EMI（電磁干渉） そして EMS（電磁感受性）EMC事前適合性レビューを実施することで、正式な試験の前に設計上のリスクを特定できます。

• 20時間ルール：フリンジ電界を低減するために、電源プレーンのエッジを層間隔の20倍だけ凹ませる。
• インターフェースフィルタリング入出力コネクタにTVS、コモンモードチョーク、フェライトビーズ、コンデンサを追加します。
• 遮蔽: 敏感な部分には遮蔽カバーを使用する。 接地パッド シールド取り付け用。
• クリスタル＆クロック水晶発振子の下に配線しないでください。ガード配線を使用し、クロック配線は短くしてください。

5.4 HDI PCB設計

高密度設計の場合、 HDI PCB テクノロジー レーザー加工されたマイクロビア、 ブラインドビア、 そして 埋め込みビア より小型のフォームファクタとより高い配線密度を実現します。主な考慮事項：

• マイクロビアのアスペクト比 通常は1:1以下。
• 使用 積層マイクロビア 高密度領域における層間遷移の場合。
• 連続積層 このプロセスでは、複数のマイクロビア層を形成できる。
• パッド経由 と 銅充填 そして 平面化 BGAファンアウト用。

6.1 BGA設計

BGAパッド設計は、はんだ付け歩留まりに直接影響します。 PCBアセンブリ そして PCBAアセンブリ特にファインピッチBGAアプリケーションにおいて。

• パッドの直径はボールの直径の約0.8～0.85倍（例：0.3mmのボールには0.25mmのパッド）。
• ソルダーマスクの開口部は、パッドよりも片側0.025～0.05mm大きい。
• NSMD（非ソルダーマスク定義） または SMD（ソルダーマスクの定義）NSMDはファインピッチBGAでよく用いられる。
• ファンアウトビアは0.2mm/0.1mm以下。 ビアインパッド と 銅充填／樹脂充填 はんだの吸い上げを防ぐため。
• 追加 ローカル基準マーク 正確な配置のため、BGAの近くに配置する。

6.2 QFN設計

QFN（Quad Flat No-lead）パッケージでは、サーマルパッドの設計に細心の注意を払う必要があります。

• 熱伝導パッドを複数の小さなパッドに分割するか、または分割されたステンシル開口部を持つ単一のパッドを使用して、ボイドを低減します。
• AOI検査のために、ピンパッドをパッケージの端から0.2～0.3mm突き出すようにしてください。
• 使用 樹脂プラグ または 銅充填 サーマルパッドのビア部分ではんだ吸湿を防ぐため。
• 高出力QFNの場合、以下を追加 熱ビアアレイ 内部の銅プレーンに接続します。

6.3 0402 / 0201 / 01005 マイクロコンポーネント

• 0402パッド間隔：0.4～0.5mm、0201：0.25～0.3mm、01005：0.15～0.2mm。
• はんだボールのステンシル開口部（切り欠き付きまたは縮小型）を使用してください。
• 位置決め精度を確保するために、十分な基準マークを設ける。
• 考慮する 接着剤の塗布 重量部品を用いた両面組立用。

7.1 ステンシル開口部の設計

ステンシル開口部の設計は直接的に決定します はんだペースト印刷 品質を重視し、各PCBAごとに最適化する必要があります。

• ステンシルの厚さ標準値：0.1～0.15 mm、マイクロ部品の場合：0.08 mm、高電流の場合：0.2 mm。
• 面積比: 開口部面積 / 開口​​部壁面積 > 0.66。
• アスペクト比開口部の幅 / ステンシルの厚さ > 1.5。
• 特殊絞りQFNサーマルパッドの複数の小さな窓、BGAの円形または正方形の縮小、チップ部品用のはんだボール防止ノッチ付き開口部。
• 考慮する ステップステンシル 異なるサイズの部品を組み合わせる場合（例：高電流領域には厚いステンシル、ファインピッチ領域には薄いステンシル）。

7.2 リフローはんだ付けとウェーブはんだ付け

• リフローはんだ付けSMT部品の場合、適切な 温度プロファイル （予熱、浸漬、リフロー、冷却）使用 窒素リフロー 濡れ性の向上と酸化の抑制のため。
• ウェーブはんだ付けスルーホール（DIP）部品およびSMT赤色接着剤プロセス用。
• 選択的ウェーブはんだ付けスルーホール部品の局所的なはんだ付け。異種技術を組み合わせた基板に最適です。
• 鉛フリープロセス: SAC305はんだペースト; ピークリフロー温度235～250℃。一般的な表面仕上げには以下が含まれます。 鉛フリーHASL、 同意する、 ボランティア消防団、 浸漬銀、 そして 浸漬錫。

7.3 混合組立

SMTリフローとDIPウェーブはんだ付けを組み合わせるか、 ピンインペースト（PIP） リフローにおけるスルーホール部品向け。

8.1 パネル化方法

• Vカット（Vスコアリング）低コスト。エッジ部品のない長方形のボード向け。
• ネズミの噛み跡／スタンプの穴: 不規則な形状の板材や端部部品には、 タブルーティング と ネズミにかまれた跡。
• ブリッジ＋マウスバイト強度と分離の容易さを兼ね備えています。

8.2 ツーリングレールと基準マーク

• ツーリングレールの幅：3～5mm。
• 基準マーク：直径1mm、ソルダーマスク開口部2～3mm、金または浸漬錫仕上げ。
• BGA/QFNファインピッチデバイス用のローカルフィデューシャルマーカー。

8.3 パネルのサイズと数量

• パネルサイズは、ピックアンドプレースおよびリフローオーブンの制限内（≤400 mm × 400 mm）であること。
• 効率と材料利用のバランスを取り、反りを避ける。
• 使用 外れるタブ または ルーティングされたスロット パネル取り外し時のストレスを軽減するため。

9.1 電気系統の点検

• DRCに致命的なエラーはありませんでした。
• 重要な信号長のマッチング、インピーダンス、間隔。
• 電力網は、カウントと電流容量によって制御されます。
• 信号完全性シミュレーション 結果は眼球図の要件を満たしている。

9.2 DFMチェック

• IPC-7351規格に基づくパッドサイズ。
• 部品間隔は、ピックアンドプレースの最小要件を満たしています。
• ソルダーマスクダム、シルクスクリーン、極性表示は透明です。
• ステンシルの開口部と面積比率が一致する。
• パネル化 そして ツーリングレール 現在。

9.3 DFTチェック

• 重要なネットワークにおけるテストポイントの網羅率。
• テストポイントは障害物のない状態であること。
• ICT設備の実現可能性。

9.4 組み立てチェック

• 工具レールと基準マークが存在する。
• パネル分割方法は妥当である。
• Vカットからの部品距離は0.5mm以上。

9.5 文書の完全性

• ガーバーファイルのレイヤー命名規則が標準化されました。
• 部品表の部品番号、パッケージ、数量は正確です。
• ピックアンドプレースファイルはBOMと一致します。
• ステンシルファイルはPCB設計と一致しています。

旧製品または廃止された製品の場合 PCBA回路基板、 PCBAリバースエンジニアリング 物理基板から回路図、BOM、ガーバーファイルを再現し、復元したデータを新しい PCB設計 そして PCBAアセンブリ ワークフロー。

当社のリバースエンジニアリングプロセスには以下が含まれます。

• 基板画像撮影およびX線検査 内部レイヤーをマッピングする。
• 部品識別と部品表抽出 旧型部品の代替品も含む。
• 回路図キャプチャ ネットリストの再構築から。
• PCBレイアウトの再現 DFM（製造性設計）の改善を含む。
• 試作PCBAアセンブリ そして機能テスト。

追加の付加価値サービス：

• コンフォーマルコーティング 過酷な環境向け。
• ポッティングとカプセル化 振動耐性のため。
• 下地を埋める BGAおよびCSPパッケージ向け。
• 再加工と修理 BGAリワークステーションを使用しています。
• 機能テスト開発 カスタムPCBA向け。