Konstrukcyjo PCBA zaôbycz zaczyno sie ôd Schematyczne uchwytanie, po kerym Umiyszczynie PCB, Routowanie, DRC (Kōntrola prawidła projektowanio), i Kōntrola DFM, potym wyjścia Pliki Gerbera, Pliki NC Drill, BOM (Rachōnk materyji), i Rysunek montażu. W przipadku słożōnych projektōw, PCB HDI technologijo z laserowo wiyrciōne mikrowisy i sekwyncyjno laminacyjo może być wymogane.

Podstawowe pliki wejściowe zawiyrajōm:

• Netlist
• Rysōnk mechaniczny
• Arkusz danych ôd skłodnikōw
• Dokumynt ô możebnościach procesu (minimalno szyrokość/ôdstymp śladu, minimalno miara ôtworu, szyrokość tamy maski lutowyj, wymogania kōntrole impedancyje)

Podstawowe pliki wychodowe zawiyrajōm:

• Gerber RS-274X abo ODB++
• Plik NC Drill
• Wybierz i umiyszcz plik
• Szablon Gerbera
• Raport z pōnktōw testowych
• Rysunek montażu i plik ekranu

2.1 Prawidła umiyszczynio

Placement je podstawōm projektu PCBA i dyrekt wpływo na Jakość routingu sygnału, Wydajność termiczno, i Wytworzalność. Ôdpednie umiyszczynie je krytyczne do PCB kōntrole impedancyje projekty i gibke cyfrowe ôbwody.

• Funkcjōnalne partycjōnowanie: Ôddzielne przestrzyństwa interfejsu analogowego, cyfrowego, zasilanio i gibkigo, coby uniknōńć zakłōcanio.
• Przepływ sygnału: Umiyść elymynta w kerōnku przepływu sygnału, coby zmyńszyć powierzchnia krziżowanio i pyntle.
• Priorytet krytycznych skłodnikōw: Umiyść piyrszy moduły MCU/FPGA/SoC, DDR, zygoru i zasilanio.
• Umiyszczynie rantōw: Złōnczki, guziki i diody LED w bliżu rantōw platy, coby społniać wymogania mechaniczne.
• Ukłod termiczny: Wysokomocne elymynta w bliżu kanałōw rozproszanio ciepła abo termicznych padōw; przidać termiczny bez macierze pod gorkim elymyntym.

2.2 Podstawowe elymynta routingu

• Szyrokość śledzynio i teroźno pojymność: szyrokość śladu 0,5 mm na miedzi 1 uncyje niesie kole 1 A. Dlo srogszego strumiynia, użyj miedź na abo gynstyjsze miedziane wogi.
• Rōżnicowo pora: Wymogane sōm USB, HDMI, LVDS, Ethernet Ôdpowiednie dugość, Rōwne ôdstympy, i Ścisne Sprzyng utrzimać integralność sygnału i zminimalizować strata wkludzynio i strata powrotu.
• Kōntrolowano impedancyjo: Sygnały szybke wymogajōm karakterystycznyj impedancyje ôbliczanyj ze stack-up; spōlne werty to jednokōńcowe 50 Ω i rōżnicowe 100 Ω. Przeglōnd inżynierski winiyn zawiyrać kōntrola impedancyje weryfikacyjo.
• Szlaka powrotu: Zapewniynie kōmpletnyj płaszczyzny ôdniysiynio, coby uniknōńć problymōw z EMI płaszczyzny podzielōnyj; przidać szwyty blisko przechodōw worsztw.
• Bez: Minimalizować szybke vias; użycie Wiercynie zadku abo Ślepe/Pogrzebane Vias kej to potrzebne. W przipadku projektōw HDI użyj ułożōne vias abo rozporzōndkowane przejścia z wypołniynie miedzianne.

Słaby DFM prowadzi do Pōmostowanie lutowanio, Kamiynie nagrobne, Złōnczynia zimnego lutowanio, Pōmiana skłodnikōw, i Kule do lutowanio. Analiza DFM przed masowōm produkcyjōm pōmogo ôchrōnić wydajność piyrszego przejścio.

3.1 Projektowanie mustra grōntu

Mustry lōndowe muszōm być zgodliwe z IPC-7351. Ôdpednio kōnstrukcyjo padōw je zdatno do niezawodności Zestaw PCB i Zespōł PCBA.

• Skłodniki CHIP (0402, 0603, 0805): Miara podłokietnika musi ôdpadać ôtworu szablonu i profilu ôdpływu, coby uniknōńć grobowca.
• QFN (Kwad Płaskato Bez Ôdwodu): Spodni Termiczno pad winny być rozdzielōne, coby zmyńszyć prōżniynie i zimne połōnczynia; użycie zdefiniowano maska ​​lutowanio (SMD) abo zdefiniowano maska ​​bez lutowanio (NSMD) pads ôdpednio.
• BGA (Tabula Necu Kulowego): Średnica pad wynosi zaôbycz 80–85% strzednice kule; ôtwarcie maski lutowyj musi być precyzyjne, coby uniknōńć maski lutowyj na pad. Dlo BGA z drobnym dźwigniyńciym, użyj tama z lutowym maskōm szyrokość ≤0,1 mm abo eliminować tama, jeźli to potrzebne.
• SOT/SOP/QFP: Fine pitch wymogo ôdpednij szyrokości tamy maski lutowyj, coby zapobiyc pōmostowaniu.

3.2 Ôdstymp i Ôriyntacyjo Skłodnikōw

• Ôdstymp miyndzy sōmsiedniymi elymyntami musi społniać wymogi dyszy ôdbiyranio i przerobiynio (≥0,3 mm).
• Wyrōwnuj podobne elymynta w tym samym kerōnku, coby łacnij kōntrolować AOI.
• Trzimaj stykajōnco ôdległość miyndzy wysokimi i krōtkimi elymyntami, coby uniknōńć efektu ciynia w czasie przepływu.

3.3 Maska do lutowanio i sierato

• Tama z Lutowymi Maskami szyrokość ≥0,1 mm, coby zapobiyc pōmostowaniu.
• Jedbōw niy mogōm sie nakłodać na padōw; utrzimuj przestrzyń ≥0,2 mm.
• Ôznakowanie polaryzacyje, Wskoźnik Pin 1, i Ôkryślacz ôdniesiynio musi być jasne.
• Ôbiyraj farba maski lutowyj (zielōno, modro, czorno, czerwōno, bioło) w ôparciu ô preferyncyje kliynta; zapewnić czytelność druku legynd.

4.1 DFT

DFT przizwolo na wydajne, niskokosztowe testowanie PCBA i spiyro ôbrobiynie programōw testowych i projektowanie ôpraw.

• Test latajōncyj sōndy: Niy potrzebuje sie ôprawy; idealny do prototypōw i małych partijōw.
• ICT (Test we ôbwodzie): Wymogo pōnktōw testowych i ôprawy; ôdpowiedni do srogij ôbjyntości. Projektujymy mustry pōnktōw testowych z adekwatnym pokryciym.
• FCT (Test ôbwodu funkcjōnalnego): Weryfikuje rzeczywisto funkcjōnalizacyjo PCBA.
• Skanowanie granic (JTAG): Używo wbudowanyj logiki testowanio układōw do zmyńszynio fizycznych pōnktōw testowanio.

Wymogi DFT:

• Średnica pōnktu testowego ≥0,8 mm, ôdstymp ≥1,27 mm.
• Jeźli to możliwe, roztajluj pōnkty testowe po jednyj strōnie.
• Trzimaj pōnkty testowe niezawarzōne i daleko ôd wysokich elymyntōw.
• Zarezerwuj pōnkty testowe do necu siyły i masy, coby włōnczyć krōtki test wyłōnczynio i pōmiara napiyńcio włōnczynio.

4.2 DFA

DFA skupio sie na wydajności montażu i zapobiyganiu błyndōm.

• Panelizacyjo: Użycie V-cut (V-V) abo Ukłucie mysi / Ôtwōr na sztampo. Do zespōł pcb z wiszōncymi na krańcach kōmponyntami, użyj routing karty z ukłuciami mysi.
• Szyn narzyndzi: 3–5 mm szyrokości do przenoszynio i pozycjōnowanio przenośnika.
• Znak fiducyjny: Co nojmynij 2–3 globalne fiducjały; lokalne fiduciale do maszin ô drobnym tonie, takich jak BGA i QFN.
• Jok Poka: Zapewniyj, iże złōnczki majōm unikalno ôriyntacyjo, coby zapobiyc wkludzyniu ôdwrotnymu.

5.1 Cołkość sygnału (SI)

Przedmioty SI ôbyjmujōm Ôdbicie, Krziżōwka, Przekroczynie, Podstrzelanie, i Skoś czasu. Srogo szybkość Konstrukcyjo PCB może użyć symulacyjo przed układym i weryfikacyjo po układzie coby ôcynić diagram ôczōw.

• Ôdpowiednie impedancyje: Zakōńczynie seryje zdrzōdłowyj, zakōńczynie rōwnolygłe abo zakōńczynie AC.
• Ôdpowiednie dugość: Routowanie serpentynowe dlo grup danych/adresōw DDR i por rōżnicowych.
• Słabiynie krziżōwek: prawidło 3W (ôdstymp ≥3× szyrokość śladu); przidej szlaki ôchrōny dlo sygnałōw krytycznych.
• Wrōt bez: Przidej szwyty blisko przechodōw worsztw, coby zmyńszyć indukcyjo pyntle.

5.2 Cołkość mocy (PI)

Przedmioty PI ôbyjmujōm Szum zasilanio, Spod napiyńcio, i Ôdskoczynie z ziymie. Dobrze zaprojektowany Nec dystrybucyje ynergije (PDN) je krytyczne do sztabilnyj ôperacyje.

• Kondynsatōr rozłōnczajōncy: Umiyść kōmbinacyje 0,1 μF + 10 μF kole kożdego szpica zasilanio; użycie kōndynsatōry ô niskim ESL do wysokofrekwyncyjnego rozsprzōntanio.
• Podzioł Płaszczyzny Siyły: Ôsobne płaszczyzny analogowe i cyfrowe siyły; unikać przekroczanio rozdziałōw ze szybkimi sygnałami.
• Szlaka niskij impedancyje: Sōmsiednie płaszczyzny mocy i grōntu tworzōm kapacytacyjo płaszczyzny; utrzimać cienko dielektryka miyndzy warstwami siyły i grōntu.
• Przez grŏf: Rōwnolegle wielorazowe przewody do ściyżek ô wysokim prōmieniu; użycie wypołniōne miedziōm do wysokoprōmiyniowych przewodnikōw.

5.3 EMC (Zgodliwość Elektrōmagnetyczno)

Pokrywy EMC EMI (Kruby Elektrōmagnetyczne) i EMS (Watłość Elektrōmagnetyczno). Przeglōnd przed zgodliwościōm EMC może zidyntyfikować ryzyka projektowe przed formalnymi testami.

• Prawidło 20H: Wgłymbić krańce płaszczyzny mocy ô 20× ôdstymp miyndzy worsztwami, coby zmyńszyć pola ôbrymbne.
• Filtrowanie interfejsu: Przidej TVS, dłaśnice trybu spōlnego, koraliki ferytowe i kondynsatōry na złōnczkach we/wy.
• Ekranowanie: Używać ekranujōncych pokryw nad wrażliwymi placami; zapewnić uziymiynio do prziłōnczynio szkifu.
• Kryształ i Zegar: Brak routingu pod kryształami; używaj szlagōw ôchrōnnych i utrzimuj szlaki zygoru krōtke.

5.4 Projekt PCB HDI

W przipadku projektōw ô wysokij gynstości, PCB HDI technologijo z laserowo wiyrciōne mikrowisy, ślepe przewody, i pogrzebane vias przizwolo na myńsze faktory formy i srogszo tyngość routingu. Kluczowe zglyndy:

• Spōłczynnik formōw Microvia zaôbycz ≤1:1.
• Użycie ułożōne mikrowije do przechodōw worsztw w ôbszarach ô wysokij gynstości.
• Sekwyncyjno laminacyjo proces przizwolo na mocka worsztw mikrovia.
• Bez pad z wypołniynie miedzianne i planaryzacyjo za fanout BGA.

6.1 Projekt BGA

Konstrukcyjo padōw BGA bezpostrzednio wpływo na wydajność lutowanio dlo Zestaw PCB i Zespōł PCBA, ôsobliwie w zastosowaniach BGA ô drobnych tōnach.

• Średnica pad ≈0,8–0,85× strzednica kule (bp. 0,25 mm pad do 0,3 mm kule).
• Ôtwōr maski lutowyj srogszy aniżeli pad ô 0,025–0,05 mm na strōna.
• NSMD (Zdefiniowano maska ​​bez lutowanio) abo SMD (Zdefiniowano maska ​​lutowanio); NSMD wspōlny do BGA z drobnym dźwigniyńciym.
• Fanout bez 0,2 mm/0,1 mm abo myńsze; użycie Przez Pad z Wypołniōne miedziōm / Wypołniōne żywicōm coby zapobiyc ôdciepowaniu lutowanio.
• Przidać lokalne znaki fiducyjne blisko BGA do akuratnego umiyszczynio.

6.2 Projekt QFN

Pakiety QFN (Quad Flat bez ôłowiu) wymogajōm ôstrōżnyj projektowanio termicznych padōw.

• Potajluj termiczno pad na mocka myńszych pad abo użyj jednego pad z segmyntowanymi ôtworami szablonu, coby zmyńszyć ôprōżnianie.
• Do kōntrole AOI przeduż podłożki pinōw 0,2–0,3 mm za rantōm pakietu.
• Użycie Zatykanie żywicy abo Wypołniynie miedziane do przewodnikōw termicznych pad, coby zapobiyc ôdciepowaniu lutowanio.
• Dlo QFN ô wysokij mocy, przidej termiczny bez tabuła łōnczynie ze wnyntrznymi miedziannymi płaszczyznami.

6,3 0402 / 0201 / 01005 Mikrokōmponynty

• 0402 ôdstymp miyndzy pad: 0,4–0,5 mm; 0201: 0,25–0,3 mm; 01005: 0,15-0,2 mm.
• Użyj ôtworōw szablonu kulistych przeciwlutowych (wyciyncianych abo zmyńszōnych).
• Zapewnij stykajōnce fiducyjne znaki dlo akuratności umiyszczynio.
• Rozwożać dozowanie kleju do dwustrōnnego montażu z ciynżkimi elymyntami.

7.1 Projekt ôtworu szablonu

Konstrukcyjo ôtworu szablonu dyrekt decyduje druk pasty do lutowanio jakości i winno być zoptymalizowano do kożdego PCBA.

• Rubość szablonu: 0,1–0,15 mm typowe; 0,08 mm do mikrokōmponyntōw; 0,2 mm do wysokigo strumiynia.
• Stosunek powierzchnie: Powierzchnia ôtworu / powierzchnia ściany ôtworu > 0,66.
• Spōłczynnik formy: Szyrokość ôtworu / rubość szablonu > 1,5.
• Specjalne ôtwory: QFN termiczny pad mocka małych ôkyn; BGA kolisto abo kwadratowo redukcyjo; ôtwory z wyciynciami kulistym przeciwlutowanio do kōmponyntōw układōw.
• Rozwożać szablon krokowy w przipadku miyszanych miar kōmponyntōw (bp. ruby ​​szablon w przipadku ôbszarōw ô wysokim prōmieniu, cienki w przipadku drobnych).

7.2 Lutowanie ôdpływu i welōw

• Lutowanie ôdpływu: Dlo kōmponyntōw SMT; wymogo ôdpednich profil tymperatury (przedgrzanie, zamoczanie, przepływanie, ôchłodzynie). Użycie przepływ azotu do poprawy zwilżanio i zmyńszōnego utlyniynio.
• Lutowanie na welach: Dlo elymyntōw przepustowych (DIP) i procesu czerwōnego kleju SMT.
• Selektywne lutowanie na welach: Lokalizowane lutowanie do elymyntōw przepustowych; idealny do plat ô miyszanyj technologiji.
• Proces bez ôłowiu: pasta lutowanio SAC305; szczytowo tymperatura ôdpływu 235–250 °C. Powszechne wykōńczynia powiyrchnie ôbyjmujōm bez ôłowiu HASL, ZGODZAĆ SIE, Wolōntariusz pożyarny, strzybro zanurzyniowe, i zanurzyniowo cely.

7.3 Miyszany zespōł

Połōncz lutowanie przepływu SMT i lutowanie welōw DIP abo użyj Przipiyń w wkleju (PIP) do elymyntōw przepustowych w ôdpływie.

8.1 Metody panelizacyje

• V-cut (V-V): Niski koszt; do prostokōntnych plat bez elymyntōw rantōw.
• Ukłucie mysi / Ôtwōr na sztampo: Dlo niyregularnych plat abo elymyntōw rantōw; użycie routing karty z ukłucia mysi.
• Most + Ukłucie Mysze: Łōnczy siyła i łatwość ôddzielanio.

8.2 Szyn narzyndzi i znak fiducjalny

• Szyrokość szyn narzyndzi: 3–5 mm.
• Znak fiducjalny: strzednica 1 mm, ôtwōr maski lutowyj 2–3 mm, złoto abo zanurzyniowo wykōńczynie z blany.
• Lokalne fiducjały do ​​maszin BGA/QFN z drobnym dźwigniyńciym.

8.3 Miara i wielość panelu

• Miara panelu w granicach pieca ôdbioru i ôdpływu (≤400 mm × 400 mm).
• Balans wydajności i wykorzystanio materyji; uniknōńć wypaczynio.
• Użycie ôdłōnczōne karty abo przekroczōne sloty coby zmyńszyć naprziciski w czasie depanelowanio.

9.1 Kōntrola elektryczno

• DRC brak fatalnych błyndōw.
• Krytyczne ôdpowiednie dugości sygnału, impedancyjo, ôdstymp.
• Neto zasilanio bez rachowanie i teroźno pojymność.
• Symulacyjo integralności sygnału wyniki społniajōm wymogania diagramu ôczōw.

9.2 Kōntrola DFM

• Miara pad podle IPC-7351.
• Ôdstymp miyndzy kōmponyntami społnio minimalne wymogi ôdbioru i umiyszczynio.
• Tama z lutowym maskōm, sito, klarowne ôznakowanie polaryzacyje.
• Ôtwōr szablonu społnio stosunek powierzchnie.
• Panelizacyjo i szyna norzyńdziowo teroźny.

9.3 Kōntrola DFT

• Pokrycie pōnktōw testowych na krytycznych necach.
• Pōnkty testowe bez utrudniyń.
• Wykōnalność ôpraw ICT.

9.4 Kōntrola montażu

• Szyn narzyndzi i znaki fiducyjne sōm ôbecne.
• Metoda panelizacyje rozsōndno.
• Ôdległość skłodnikōw ôd V-cut ≥0,5 mm.

9.5 Kōmpletność dokumyntacyje

• Nazywanie worsztw Gerbera ustandaryzowane.
• Numery czynści BOM, pakiety, wielości akuratne.
• Wybrać i umiyść plik sztimuje do BOM.
• Plik szablonu sztimuje do projektu PCB.

Dlo starych abo przestarzałych produktōw Platy ôbwodowe PCBA, Ôdwrotno inżynieryjo PCBA może ôdtworzić schymaty, pliki BOM i Gerbera z fizycznych plat i połōnczyć ôdzyskane dane z nowym Konstrukcyjo PCB i Zespōł PCBA przepływ roboty.

Nasz proces ôpacznyj inżynieryje ôbyjmuje:

• Ôbrazowanie platy i kōntrola ryntgynowsko do mapowanio wnyntrznych worsztw.
• Idyntyfikacyjo skłodnikōw i ekstrakcyjo BOM w tym zastōmpiynia przestarzałych czynści.
• Schematyczne uchwytanie ôd rekōnstrukcyje netlist.
• Rekreacyjo układu PCB z ulepszyniami DFM.
• Prototyp zespołu PCBA i testowanie funkcjōnalne.

Ekstra usugi ô wartości przidanyj:

• Pokrycie kōnforemne do ciynżkich strzodowisk.
• Potting i enkapsulacyjo za ôdporność na dyrgania.
• Wypełniynie do pakietōw BGA i CSP.
• Przerobiynie i reparacyjo używajōnc stacyje przetworzanio BGA.
• Ôbrobiynie funkcjōnalnych testōw do niestandardowego PCBA.