Das PCBA-Design beginnt typischerweise mit Schematische Darstellung, gefolgt von Leiterplattenplatzierung, Routing, DRC (Design Rule Check), Und DFM-Prüfungdann Ausgaben Gerber-Dateien, NC-Bohrdateien, Stückliste (BOM), Und MontagezeichnungBei komplexen Konstruktionen HDI PCB Technologie mit lasergebohrte Mikrovias Und sequentielle Laminierung kann erforderlich sein.

Zu den Kerneingabedateien gehören:

• Netzliste
• Technische Zeichnung
• Komponentendatenblatt
• Prozessfähigkeitsdokument (minimale Leiterbahnbreite/-abstand, minimale Lochgröße, Breite des Lötstopplackdamms, Anforderungen an die Impedanzkontrolle)

Zu den Kernausgabedateien gehören:

• Gerber RS-274X oder ODB++
• NC-Bohrdatei
• Datei auswählen und platzieren
• Schablone Gerber
• Testpunktbericht
• Montagezeichnung & Siebdruckdatei

2.1 Platzierungsgrundsätze

Die Platzierung ist die Grundlage des PCBA-Designs und beeinflusst direkt Signalroutingqualität, Thermische Leistung, Und HerstellbarkeitDie richtige Platzierung ist entscheidend für Impedanzregelungs-Leiterplatte Designs und digitale Hochgeschwindigkeitsschaltungen.

• Funktionale Partitionierung: Um Interferenzen zu vermeiden, werden analoge, digitale, Stromversorgungs- und Hochgeschwindigkeitsschnittstellenbereiche getrennt.
• Signalfluss: Platzieren Sie die Komponenten in Signalflussrichtung, um Kreuzungs- und Schleifenbereiche zu reduzieren.
• Priorität der kritischen Komponenten: Platzieren Sie zuerst die MCU/FPGA/SoC-, DDR-, Takt- und Leistungsmodule.
• KantenplatzierungAnschlüsse, Tasten und LEDs in der Nähe der Platinenränder, um die mechanischen Anforderungen zu erfüllen.
• Thermisches LayoutHochleistungskomponenten in der Nähe von Wärmeableitungskanälen oder Wärmeleitpads; hinzufügen thermische Durchkontaktierungen unter heißen Bauteilen.

2.2 Routing-Grundlagen

• Leiterbahnbreite und StromkapazitätEine Leiterbahnbreite von 0,5 mm auf 1 oz Kupfer leitet etwa 1 A. Für höhere Ströme verwenden Sie Kupfer für oder dickere Kupfergewichte.
• Differentialpaar: USB, HDMI, LVDS, Ethernet erforderlich Längenanpassung, Gleicher Abstand, Und Enge Kopplung um aufrechtzuerhalten Signalintegrität und minimieren Einfügungsdämpfung Und VerlustDie
• Kontrollierte ImpedanzHochgeschwindigkeitssignale erfordern eine aus dem Stack-up berechnete charakteristische Impedanz; gängige Werte sind 50 Ω (unsymmetrisch) und 100 Ω (differenziell). Die technische Überprüfung sollte Folgendes umfassen: Impedanzsteuerung Überprüfung.
• Rückweg: Stellen Sie eine vollständige Referenzebene sicher, um EMI-Probleme durch geteilte Ebenen zu vermeiden; hinzufügen Vernähte nahe Schichtübergängen.
• Über: Hochgeschwindigkeits-Vias minimieren; verwenden Rückbohrung oder Blind-/Vergrabene Durchfahrten falls erforderlich. Für HDI-Designs verwenden Sie gestapelte Durchkontaktierungen oder versetzte Durchkontaktierungen mit KupferfüllungDie

Schlechtes DFM führt zu Lötbrücken, Grabsteinbildung, Kalte Lötstellen, Komponentenverschiebung, Und LötperlenDie DFM-Analyse vor der Massenproduktion trägt zum Schutz der Erstausbeute bei.

3.1 Landmustergestaltung

Die Landnutzungsmuster müssen den folgenden Anforderungen entsprechen: IPC-7351Eine geeignete Pad-Konstruktion ist für zuverlässige Leiterplattenbestückung Und PCBA-BaugruppeDie

• CHIP-Komponenten (0402, 0603, 0805): Die Padgröße muss zur Schablonenöffnung und zum Reflow-Profil passen, um ein Tombstoning zu vermeiden.
• QFN (Quad Flat No-lead)Der Boden Wärmeleitpad sollten unterteilt werden, um Lufteinschlüsse und kalte Fugen zu reduzieren; verwenden Lötstopplack definiert (SMD) oder Nicht-Lötmasken-definiert (NSMD) Polstert entsprechend.
• BGA (Ball Grid Array)Der Pad-Durchmesser beträgt typischerweise 80–85 % des Kugeldurchmessers; die Lötstopplacköffnung muss präzise sein, um Lötstopplack auf dem Pad zu vermeiden. Für BGA-Bauteile mit feiner Rasterteilung verwenden Sie Lötstopplackdamm Breite ≤0,1 mm oder gegebenenfalls Damm entfernen.
• SOT/SOP/QFPBei feiner Rasterung ist eine ausreichende Lötstopplack-Dammbreite erforderlich, um Brückenbildung zu verhindern.

3.2 Bauteilabstände und -ausrichtung

• Der Abstand benachbarter Bauteile muss den Anforderungen an die Bestückungsdüse und die Nachbearbeitung entsprechen (≥0,3 mm).
• Um die AOI-Prüfung zu vereinfachen, sollten ähnliche Bauteile in die gleiche Richtung ausgerichtet werden.
• Um Schatteneffekte beim Reflow zu vermeiden, muss zwischen hohen und niedrigen Bauteilen ein ausreichender Abstand eingehalten werden.

3.3 Lötstopplack und Siebdruck

• Lötstopplack-Damm Breite ≥0,1 mm, um Brückenbildung zu vermeiden.
• Siebdruck Die Pads dürfen sich nicht überlappen; es muss ein Abstand von ≥0,2 mm eingehalten werden.
• Polaritätsmarkierung, Pin 1-Anzeige, Und Referenzbezeichnung muss klar sein.
• Wählen Sie die Lötstopplackfarbe (grün, blau, schwarz, rot, weiß) nach Kundenwunsch; achten Sie auf die Lesbarkeit des Beschriftungsaufdrucks.

4.1 DFT

DFT ermöglicht effiziente und kostengünstige PCBA-Tests und unterstützt die Entwicklung von Testprogrammen sowie die Konstruktion von Testvorrichtungen.

• Fliegende Sondenprüfung: Keine Vorrichtung erforderlich; ideal für Prototypen und Kleinserien.
• ICT (In-Circuit Test)Erfordert Testpunkte und Vorrichtungen; geeignet für hohe Stückzahlen. Wir entwickeln Testpunktmuster mit ausreichendem Versicherungsschutz.
• FCT (Funktionsschaltungstest): Überprüft die tatsächliche Funktionalität der Leiterplattenbestückung.
• Boundary Scan (JTAG): Nutzt die integrierte Chip-Testlogik, um die Anzahl der physischen Testpunkte zu reduzieren.

DFT-Anforderungen:

• Prüfpunkt-Durchmesser ≥0,8 mm, Abstand ≥1,27 mm.
• Die Testpunkte sollten nach Möglichkeit auf einer Seite konzentriert werden.
• Die Messpunkte müssen frei zugänglich und von hohen Bauteilen ferngehalten werden.
• Reserve-Testpunkte für Strom- und Erdungsnetze, um zu ermöglichen Kurzzeittest bei Stromausfall Und Messung der EinschaltspannungDie

4.2 DFA

DFA konzentriert sich auf Montageeffizienz und Fehlervermeidung.

• Paneelisierung: Verwenden V-Schnitt (V-Scoring) oder Mäusebiss / Stempelloch. Für Leiterplattenbestückung bei Bauteilen mit aufgehängten Kanten verwenden Tab-Routing mit Mäusebissen.
• Werkzeugschiene: 3–5 mm breit für Förderbandtransport und Positionierung.
• FiduzialmarkeMindestens 2–3 globale Referenzmarken; lokale Referenzmarken für Bauelemente mit feiner Rasterteilung wie BGA und QFN.
• Poka-Yoke: Stellen Sie sicher, dass die Steckverbinder eine eindeutige Ausrichtung haben, um ein falsches Einstecken zu verhindern.

5.1 Signalintegrität (SI)

SI-Probleme umfassen Spiegelung, Übersprechen, Überschießen, Unterschießen, Und Timing-Abweichung. Hohe Geschwindigkeit Leiterplattendesign kann man verwenden Vorlayout-Simulation Und Überprüfung nach dem Layout um die AugendiagrammDie

• Impedanzanpassung: Reihenschluss der Quelle, Parallelschluss oder Wechselstromschluss.
• LängenanpassungSerpentinenförmige Verdrahtung für DDR-Daten-/Adressgruppen und Differenzialpaare.
• Übersprechensunterdrückung: 3W-Regel (Abstand ≥3× Leiterbahnbreite); Schutzleiterbahnen für kritische Signale hinzufügen.
• Rückkehr über: Um die Schleifeninduktivität zu reduzieren, werden in der Nähe von Schichtübergängen Verbindungsdurchkontaktierungen hinzugefügt.

5.2 Stromversorgungsintegrität (PI)

Zu den PI-Problemen gehören Netzrauschen, Spannungsabfall, Und BodenreflexionEin gut gestaltetes Stromverteilungsnetz (PDN) ist für einen stabilen Betrieb unerlässlich.

• EntkopplungskondensatorPlatzieren Sie 0,1 µF + 10 µF-Kombinationen in der Nähe jedes Stromanschlusses; verwenden Low-ESL-Kondensatoren zur Hochfrequenzentkopplung.
• Aufteilung der Stromversorgungsebene: Trennen Sie analoge und digitale Stromversorgungsebenen; vermeiden Sie sich kreuzende Aufteilungen mit Hochgeschwindigkeitssignalen.
• Niederohmiger Pfad: Benachbarte Versorgungs- und Masseflächen erzeugen eine Flächenkapazität; halten Sie ein dünnes Dielektrikum zwischen Versorgungs- und Masseflächen aufrecht.
• Über Zählen: Parallele Mehrfach-Vias für Hochstrompfade; verwenden Kupfergefüllte Durchkontaktierungen für Hochstrom-Durchkontaktierungen.

5.3 EMV (Elektromagnetische Verträglichkeit)

EMV-Abdeckungen EMI (Elektromagnetische Interferenz) Und EMS (Elektromagnetische Suszeptibilität)Eine EMV-Vorabprüfung kann Konstruktionsrisiken vor der eigentlichen Prüfung identifizieren.

• 20H-Regel: Die Kanten der Stromversorgungsebene werden um den 20-fachen Schichtabstand vertieft, um Streufelder zu reduzieren.
• Schnittstellenfilterung: Fügen Sie TVS-Transistoren, Gleichtakt-Drosseln, Ferritperlen und Kondensatoren an den I/O-Anschlüssen hinzu.
• Abschirmung: Verwenden Sie Schutzabdeckungen über empfindlichen Bereichen; stellen Sie sicher Erdungsplatten zur Befestigung des Schildes.
• Kristall & Uhr: Keine Leiterbahnen unter den Quarzen; Schutzleiterbahnen verwenden und Taktleiterbahnen kurz halten.

5.4 HDI-Leiterplattendesign

Für hochdichte Designs, HDI PCB Technologie mit lasergebohrte Mikrovias, Blinddurchführungen, Und vergrabene Durchkontaktierungen Ermöglicht kleinere Bauformen und eine höhere Routing-Dichte. Wichtige Überlegungen:

• Seitenverhältnis der Mikrovia typischerweise ≤1:1.
• Verwenden gestapelte Mikrovias für Schichtübergänge in Bereichen hoher Dichte.
• Sequenzielle Laminierung Das Verfahren ermöglicht mehrere Mikrovia-Ebenen.
• Via-in-pad mit Kupferfüllung Und Planarisierung für BGA-Fanout.

6.1 BGA-Design

Das Design der BGA-Pads beeinflusst die Lötausbeute direkt. Leiterplattenbestückung Und PCBA-Baugruppeinsbesondere bei BGA-Anwendungen mit feiner Rasterteilung.

• Paddurchmesser ≈0,8–0,85× Kugeldurchmesser (z.B. 0,25 mm Pad für 0,3 mm Kugel).
• Die Lötstoppmaskenöffnung ist auf jeder Seite um 0,025–0,05 mm größer als das Pad.
• NSMD (Non-Solder Mask Defined) oder SMD (Lötstopplack definiert); NSMD ist gängig für BGA mit feiner Rasterteilung.
• Fanout-Vias 0,2 mm/0,1 mm oder kleiner; verwenden Via-in-Pad mit Kupfergefüllt / Harzgefüllt um ein Auslaufen des Lötzinns zu verhindern.
• Hinzufügen lokale Bezugsmarken nahe BGA für präzise Platzierung.

6.2 QFN-Design

Bei QFN-Gehäusen (Quad Flat No-lead) ist eine sorgfältige Auslegung der Wärmeleitpads erforderlich.

• Um Lufteinschlüsse zu vermeiden, kann das Wärmeleitpad in mehrere kleinere Pads unterteilt oder ein einzelnes Pad mit segmentierten Schablonenöffnungen verwendet werden.
• Für die AOI-Inspektion sollten die Kontaktflächen 0,2–0,3 mm über den Gehäuserand hinaus verlängert werden.
• Verwenden Harzverstopfung oder Kupferfüllung zur Verhinderung des Lötmittelabflusses durch die Durchkontaktierungen des Wärmeleitpads.
• Für Hochleistungs-QFN hinzufügen thermische Mittel über ein Array Verbindung zu internen Kupferflächen.

6.3 0402 / 0201 / 01005 Mikrokomponenten

• 0402 Pad-Abstand: 0,4–0,5 mm; 0201: 0,25–0,3 mm; 01005: 0,15–0,2 mm.
• Verwenden Sie Schablonenöffnungen mit Anti-Lötkugel-Funktion (ausgeklinkt oder verkleinert).
• Sorgen Sie für ausreichend viele Passmarken, um eine genaue Platzierung zu gewährleisten.
• In Betracht ziehen Klebstoffdosierung für die doppelseitige Montage mit schweren Bauteilen.

7.1 Schablonenöffnungsdesign

Die Schablonenöffnungsgestaltung bestimmt direkt Lötpastendruck Die Qualität sollte für jede Leiterplatte optimiert sein.

• SchablonendickeTypischerweise 0,1–0,15 mm; 0,08 mm für Mikrobauteile; 0,2 mm für hohe Ströme.
• Flächenverhältnis: Aperturfläche / Aperturwandfläche > 0,66.
• Seitenverhältnis: Öffnungsbreite / Schablonendicke > 1,5.
• SpezialblendenQFN-Wärmeleitpad mit mehreren kleinen Fenstern; BGA-Rund- oder Quadratverkleinerung; Lötstopp-Schutzkugel-Aussparungen für Chipkomponenten.
• In Betracht ziehen Stufenschablone für gemischte Bauteilgrößen (z. B. dicke Schablone für Bereiche mit hohem Stromfluss, dünne für Bereiche mit feiner Rasterung).

7.2 Reflow- und Wellenlöten

• Reflow-LötenFür SMT-Bauteile; erfordert ordnungsgemäße Temperaturprofil (Vorheizen, Einweichen, Reflow, Abkühlen). Verwenden Sie Stickstoff-Rückfluss für verbesserte Benetzung und reduzierte Oxidation.
• WellenlötenFür Durchsteckbauteile (DIP) und SMT-Rotkleberverfahren.
• Selektives WellenlötenLokales Löten für Durchsteckbauteile; ideal für Leiterplatten mit gemischter Technologie.
• bleifreies VerfahrenLötpaste SAC305; maximale Reflow-Temperatur 235–250 °C. Gängige Oberflächenbehandlungen umfassen bleifreies HASL, ZUSTIMMEN, Freiwillige Feuerwehr, Immersionssilber, Und TauchdoseDie

7.3 Gemischte Baugruppe

Kombinieren Sie SMT-Reflow- und DIP-Wellenlöten oder verwenden Sie Pin-in-Paste (PIP) für Durchsteckbauteile im Reflow-Verfahren.

8.1 Panelisierungsverfahren

• V-Schnitt (V-Scoring)Kostengünstig; für rechteckige Platinen ohne Randkomponenten.
• Mäusebiss / StempellochFür unregelmäßige Platinen oder Randbauteile verwenden Tab-Routing mit MäusebisseDie
• Brücke + MausbissVereint Stärke und Trennbarkeit.

8.2 Werkzeugschiene & Passmarken

• Werkzeugschienenbreite: 3–5 mm.
• Passmarke: 1 mm Durchmesser, 2–3 mm Lötstopplacköffnung, Gold- oder Immersionszinn-Oberfläche.
• Lokale Passmarken für BGA/QFN-Feinrasterbauelemente.

8.3 Paneelgröße und -anzahl

• Die Panelgröße muss innerhalb der Grenzen von Pick-and-Place und Reflow-Ofen liegen (≤400 mm × 400 mm).
• Ausgewogene Balance zwischen Effizienz und Materialausnutzung; Vermeidung von Verformungen.
• Verwenden Abreißlaschen oder gefräste Schlitze um den Stress beim Auseinanderbauen zu reduzieren.

9.1 Elektrische Prüfung

• DRC keine schwerwiegenden Fehler.
• Kritische Anpassung der Signallänge, Impedanz, Abstand.
• Leistungsnetz über Zähler und Stromkapazität.
• Signalintegritätssimulation Die Ergebnisse erfüllen die Anforderungen des Augendiagramms.

9.2 DFM-Prüfung

• Padgröße gemäß IPC-7351.
• Die Bauteilabstände erfüllen die Mindestanforderungen für die Bestückung.
• Lötstopplackdichtung, Siebdruck, Polaritätsmarkierung klar.
• Die Schablonenöffnung entspricht dem Flächenverhältnis.
• Paneelisierung Und Werkzeugschiene gegenwärtig.

9.3 DFT-Prüfung

• Testpunktabdeckung auf kritischen Netzen.
• Testpunkte frei.
• Machbarkeitsstudie für ICT-Einrichtungen.

9.4 Montageprüfung

• Werkzeugführungsschienen und Passmarken vorhanden.
• Die Panelisierungsmethode ist angemessen.
• Bauteilabstand vom V-Schnitt ≥0,5 mm.

9.5 Vollständigkeit der Dokumentation

• Standardisierte Benennung von Gerber-Layern.
• Stücklisten-Teilenummern, Verpackungen und Mengen sind korrekt.
• Die Bestückungsdatei stimmt mit der Stückliste überein.
• Die Schablonendatei entspricht dem Leiterplattendesign.

Für ältere oder veraltete Produkte PCBA-Leiterplatten, PCBA-Reverse-Engineering kann Schaltpläne, Stücklisten und Gerber-Dateien von physischen Platinen wiederherstellen und die wiederhergestellten Daten mit einem neuen verbinden Leiterplattendesign Und PCBA-Baugruppe Arbeitsablauf.

Unser Reverse-Engineering-Prozess umfasst:

• Platinenbildgebung und Röntgenprüfung um interne Schichten abzubilden.
• Komponentenidentifizierung und Stücklistenextraktion einschließlich des Austauschs veralteter Teile.
• Schematische Darstellung aus der Netzlistenrekonstruktion.
• Nachbildung des Leiterplattenlayouts mit DFM-Verbesserungen.
• Prototyp-PCBA-Bestückung und Funktionstests.

Zusätzliche Mehrwertdienste:

• Konforme Beschichtung für raue Umgebungen.
• Vergießen und Einkapseln zur Vibrationsfestigkeit.
• Unterfüllung für BGA- und CSP-Gehäuse.
• Nacharbeit und Reparatur Verwendung einer BGA-Rework-Station.
• Entwicklung von Funktionstests für kundenspezifische Leiterplattenbestückung.