पिसिबिए डिजाइन अप्वः धया थें निसें न्ह्याइ स्किमेटिक क्याप्चर, वयां लिपा पिसिबि तयेगु, रुटिङ्ग, डिआरसि (डिजाइन नियम जाँच), व डिएफएम जाँच, अले लिच्वः गेर्बर फाइलत, एनसि ड्रिल फाइलत, बिओएम (सामानया बिल), व एसेम्बलि ड्रइङ्ग। जटिल डिजाइनया निंतिं, एचडिआइ पिसिबि प्रविधि नापं लेजरं ड्रिल यानातःगु माइक्रोभियास व अनुक्रमिक लेमिनेशन मालेफु ।

मू इनपुट फाइलय् दुथ्या:

• नेटलिस्ट
• मेकानिकल ड्रइङ्ग
• कम्पोनेन्ट डाटाशीट
• प्रक्रिया क्षमता दस्तावेज (कमन्य ट्रेस ब्या / अन्तराल, न्यूनतम प्वाःया आकार, सोल्डर मास्क ड्याम ब्या, इम्पेडेन्स नियन्त्रणया आवश्यकता)

कोर आउटपुट फाइलय् दुथ्या:

• गेर्बर आरएस-२७४एक्स व ओडिबि++
• एनसि ड्रिल फाइल
• फाइल ल्य अले ति
• स्टेन्सिल गेर्बर
• परीक्षण प्वाइन्ट रिपोर्ट
• एसेम्बलि ड्रइङ्ग व सिल्कस्क्रीन फाइल

२.१ थाय् सिद्धान्त

प्लेसमेण्ट धयागु पिसिबिए डिजाइनया जग खः अले थुकिं तप्यंक लिच्वः लाकी । सिग्नल रुटिङ्ग गुणस्तर, थर्मल प्रदर्शन, व उत्पादन क्षमता। पाय् छिगु थाय् तयेगु ज्या तसकं महत्वपूर्ण जू । इम्पेडेन्स कन्ट्रोल पिसिबि डिजाइन व तीव्र गतिया डिजिटल सर्क्यूट।

• फंक्शनल पार्टिशनिङ्ग: हस्तक्षेप मजुइकेत एनालग, डिजिटल, पावर, व हाई-स्पीड इन्टरफेस क्षेत्रयात ब्यागलं तयादिसँ ।
• सिग्नल प्रवाह: क्रसिङ्ग व लूप एरिया म्ह्व यायेत सिग्नल फ्लो दिशाय् कम्पोनेन्ट ति ।
• महत्वपूर्ण घटक प्राथमिकता: न्हापां एमसियू/एफपिजिए/एसओसि, डिडिआर, घडी, व पावर मोड्यूल ति ।
• एज प्लेसमेण्ट: यान्त्रिक आवश्यकता पूवंकेत बोर्डया सिथय् च्वंगु कनेक्टर, बटन, व एलइडि ।
• थर्मल लेआउट: ताप अपव्यय च्यानल वा थर्मल प्याडया लिक्क उच्च शक्तिया घटक; जोरे याये थर्मल मार्फत एरे क्वाःलखं जाःगु घटकया अन्तर्गत ।

२.२ रुटिङ्ग माःगु

• ट्रेस ब्या व आःया क्षमता: १ औंस सिजःया ०.५ एमएम ट्रेस ब्यां अथे हे १ ए ति यंकी । अप्वः करेन्टया निंतिं, छ्यलादिसँ सिजःया निंतिं वा ख्वातुगु सिजःया तौल ।
• डिफरेन्सियल जोडी: यूएसबि, एचडिएमआइ, एलभिडिएस, इथरनेट माः हाकः ज्वःलाकेगु, उतिग्यंक थाय्, व क्वातुगु युग्मन मर्मत यायेगु संकेत अखण्डता अले म्ह्व या दुथ्याकेगु नोक्सानी व घाटा लित बीगु।
• नियन्त्रित प्रतिबाधा: तीव्र गतिया संकेतयात स्ट्याक-अपं गणना यानातःगु विशेषता प्रतिबाधा माः; साधारण मान ५० Ω सिंगल-एन्ड व १०० Ω डिफरेन्सियल खः । इन्जिनियरिङ्ग समीक्षाय् दुथ्याके माः इम्पेडेन्स नियन्त्रण प्रमाणिकरण।
• लिहां वनेगु लँपु: विभाजित विमान ईएमआई समस्यापाखें बचे जुइत छगू पूर्ण सन्दर्भ विमान सुनिश्चित यायेगु; जोरे याये सिलेगु माध्यमं तह संक्रमणया लिक्क ।
• जुका: तीव्र गतिया भ्यायात म्हो यायेगु; छ्यलिगु लिउने ड्रिलिङ्ग व कां / थुनातःम्ह भियास माःबलय् । एचडिआइ डिजाइनया निंतिं, छ्य स्ट्याक यानातःगु भियास व डगमगाःगु लँपु नाप सिजः जायेकेगु।

बांमलाःगु डिएफएमं यंकी सोल्डर ब्रिजिंग, चिहानय् ल्वहंब्वयेगु, ख्वाउँगु सोल्डर जोइन्ट, कम्पोनेन्ट शिफ्ट, व सोल्डर बल। अप्वः उत्पादन याये न्ह्यः डिएफएम विश्लेशणं न्हापांगु पास उत्पादनयात संरक्षण यायेत ग्वाहालि याइ ।

३.१ जग्गाया स्वरुप डिजाइन

जग्गाया स्वरुप पालना यायेमाः आइपिसि -७३५१। भलसा याये बहःगु पाय् छिगु डिजाइन मदयेक मगाः । पिसिबि एसेम्बलि व पिसिबिए एसेम्बलि।

• चिप कम्पोनेन्ट (०४०२, ०६०३, ०८०५): टम्बस्टोनिङपाखें बचे जुइत प्याड साइज स्टेन्सिल अपर्चर व रिफ्लो प्रोफाइललिसे मिले जुइमाः ।
• क्यूएफएन (क्वाड फ्लाट नो-लीड): क्वय् थर्मल प्याड शून्य व ख्वाउँगु जोर्नी म्हो यायेत विभाजन यायेमाः; छ्यलिगु सोल्डर मास्क परिभाषित (एसएमडी) व नन सोल्डर मास्क परिभाषित (एनएसएमडी) पाय् छिकथं प्याड ।
• बिजिए (बल ग्रिड एरे): प्याड व्यास सामान्यतया बल व्यासया ८०–८५% जुइ; प्याडय् सोल्डर मास्क मजुइकेत सोल्डर मास्क चायेकेगु पाय् छि जुइमाः । फाइन-पिच बिजिएया निंतिं, छ्य सोल्डर मास्क ड्याम ब्या ≤०.१ एमएम बाय् माःसा बाँध मदयेकेगु ।
• एसओटि/एसओपि/क्यूएफपि: फाइन पिचयात ब्रिजिंग मजुइकेत पर्याप्त सोल्डर मास्क ड्याम ब्या माः ।

३.२ कम्पोनेन्ट स्पेसिंग व ओरिएन्टेशन

• लिक्कसं च्वंगु कम्पोनेन्टया थाय् पिक-एण्ड-प्लेस नोजल व रिवर्कया आवश्यकता (≥०.३ एमएम) पूवंके हे माः ।
• एओआइ जाँच यायेत अःपुकेत ज्वःलाःगु ब्वयात छगू हे दिशाय् संरेखित या ।
• रिफ्लो जुइबलय् किचः प्रभाव मजुइकेत तःधिकःपिं व चिहाकःपिं कम्पोनेन्टया दथुइ माःगु दूरी तयादिसँ ।

३.३ सोल्डर मास्क व सिल्कस्क्रीन

• सोल्डर मास्क ड्याम ब्या ≥०.१ एमएम ब्रिजिंगयात पनेगु निंतिं ।
• सिल्कस्क्रीन प्याडयात ओभरल्याप यायेमज्यू; ≥०.२ एमएम क्लियरेन्स तयादिसँ ।
• ध्रुवीयता चिं, पिन १ सूचक, व रेफरेन्स डिजिग्नेटर स्पष्ट जुइमाः ।
• गाहाकिया पसःया लिधंसाय् सोल्डर मास्कया उं (वाउँगु, वँचुगु, हाकुगु, ह्याउँगु, तुयुगु) ल्ययादिसँ; किंवदन्ती छापे यायेगु पठनीयता सुनिश्चित या ।

४.१ डिएफटि

डिएफटिं दक्ष, म्ह्व मूया पिसिबिए परीक्षण यायेत सक्षम याइ अले परीक्षण प्रोग्राम विकास व फिक्स्चर डिजाइनयात ग्वाहालि याइ ।

• फ्लाइंग प्रोब टेस्ट: छुं नं फिक्स्चर म्वाः; प्रोटोटाइप व चिधंगु बाय् चया निंतिं आदर्श ।
• आइसिटि (इन-सर्किट टेस्ट): टेस्ट प्वाइन्ट व फिक्स्चर माः; तच्वःगु मात्राया निंतिं ल्वः । जिमिसं डिजाइन जाँच बिन्दुया स्वरुप पर्याप्त कभरेजया लिसें ।
• एफसिटि (फंक्शनल सर्क्यूट टेस्ट): धात्थेंगु पिसिबिए ज्याखँयात प्रमाणित याइ ।
• बाउन्ड्री स्क्यान (जेटिएजि): भौतिक परीक्षण बिन्दु म्ह्व यायेत अन्तर्निहित चिप परीक्षण तर्क छ्यली ।

डिएफटि माःगु :

• परीक्षण बिन्दु व्यास ≥०.८ एमएम, थाय् ≥१.२७ एमएम ।
• सम्भव जूसा छखेपाखे टेस्ट प्वाइन्ट इनेगु ।
• टेस्ट प्वाइन्टयात पंगः मदयेक व तजाःगु ब्वपाखें तापाक्क तयादिसँ ।
• बिजुलि व ग्राउन्ड नेटयात सक्षम यायेत रिजर्भ टेस्ट प्वाइन्ट पावर-अफ चीहाकःगु जाँच व पावर अन भोल्टेज दाना स्वयेगु।

४.२ डिएफए

डिएफए एसेम्बलि दक्षता व त्रुटि पनेगुली ध्यान बी ।

• प्यानेलाइजेशन: छ्यलिगु भि-कट (भि-स्कोरिंग) व छुँ न्यात / स्टाम्प प्वाः। यात‌ पिसिबि एसेम्बलि सिथय् झुके जुइगु ब्व नापं, छ्य ट्याब रुटिङ्ग छुँ न्याःगुलिं ।
• टूलिङ्ग रेल: कन्भेयर स्थानान्तरण व पोजिसनिंगया निंतिं ३–५ मिमी ब्या।
• फिड्युसियल चिं: कम्ती नं २–३ ग्लोबल फिडुसियल; बीजीए व क्यूएफएन थें जाःगु फाइन-पिच उपकरणया निंतिं स्थानीय फिडुसियल ।
• पोका-योक: रिभर्स इन्सर्शनयात पनेगु निंतिं कनेक्टरया बिस्कं अभिमुखिकरण दु धकाः पक्का या ।

५.१ सिग्नल इन्टिग्रिटि (एसआइ)

एसआइ मुद्दाय् दुथ्याः प्रतिबिम्ब, क्रसटॉक, ओभरशुट, अन्डरशुट, व ई तिरछा। तच्वःगु गति पिसिबि डिजाइन छ्यलेफु प्रि-लेआउट सिमुलेशन व लेआउट लिपाया प्रमाणिकरण मूल्यांकन यायेत मिखाया डाइग्राम।

• इम्पेडेन्स ज्वःलाकेगु: स्रोत श्रृंखला समाप्ति, समानान्तर समाप्ति, वा एसी समाप्ति।
• हाकः ज्वःलाकेगु: डीडीआर डाटा/ठेगाना पुचः व डिफरेन्सियल जोडीया निंतिं सर्पेन्टाइन रुटिङ ।
• क्रसटॉक दमन: ३W नियम (अन्तराल ≥३× ट्रेस चौड़ाई); महत्वपूर्ण संकेतया निंतिं गार्ड ट्रेस तनादिसँ ।
• मार्फत लित ब्यु: लूप इन्डक्टेन्स म्ह्व यायेत लेयर ट्रान्जिसनया लिक्क स्टिचिंग भियास तनादिसँ ।

५.२ शक्ति अखण्डता (पिआइ)

पिआइया मुद्दाय् दुथ्याः बिजुलिया सः, भोल्टेज म्ह्व जुल, व ग्राउन्ड बाउन्स। बांलाक डिजाइन यानातःगु बिजुलि वितरण सन्जाल (पिडिएन) स्थीर संचालनया निंतिं महत्वपूर्ण खः ।

• डिकपलिङ्ग क्यापासिटर: प्रत्येक पावर पिनया लिक्क ०.१ μF + १० μF संयोजन तयादिसँ; छ्यलिगु म्ह्व - इएसएल क्यापासिटर उच्च-आवृत्ति डिकपलिङया निंतिं।
• पावर प्लेन विभाजित: ब्यागलं ब्यागलं एनालग व डिजिटल पावर प्लेन; तीव्र गतिया संकेत दुगु स्प्लिट पार यायेगुपाखें बचे जुइमाः ।
• म्ह्व प्रतिबाधा लँपु: नापंया पावर व ग्राउन्ड प्लेनं प्लेन क्यापासिटेन्स दयेकी; पावर व ग्राउन्ड लेयरया दथुइ सालुगु डाइलेक्ट्रिक कायम या ।
• ल्याः खायेगु माध्यमं: उच्च-वर्तमान लँपुया निंतिं समानान्तर बहु ​​वाया; छ्यलिगु सिजं जायेकातःगु लँपु उच्च-करेन्टया भियासया निंतिं ।

५.३ इएमसि (इलेक्ट्रोम्याग्नेटिक कम्प्याटिबिलिटि)

ईएमसी कभर इएमआइ (विद्युत चुम्बकीय हस्तक्षेप) व ईएमएस (इलेक्ट्रोम्याग्नेटिक संवेदनशीलता)। छगू ईएमसी प्रि-कम्प्लायन्स रिभ्यूं औपचारिक परीक्षण न्ह्यः डिजाइनया जोखिमयात म्हसीके फइ ।

• २०एच नियम: फ्रिन्जिङ फिल्ड म्हो यायेत २०× लेयर स्पेसिंगं पावर प्लेन एजयात रिसेस यायेगु ।
• इन्टरफेस फिल्टरिङ्ग: I/O कनेक्टरय् TVS, कमन मोड चोक, फेराइट बिड्स, व क्यापासिटर तयादिसँ।
• ढाल: संवेदनशील थासय् ढाल कभर छ्यलादिसँ; बिगु ग्राउन्डिङ्ग प्याड ढाल घाकेगु निंतिं ।
• क्रिस्टल व ईलचं: क्रिस्टलया क्वय् रुटिङ मदु; गार्ड ट्रेस छ्य अले घडीया ट्रेस चीहाकः या ।

५.४ एचडिआइ पिसिबि डिजाइन

तच्वःगु घनत्वया डिजाइनया निंतिं, एचडिआइ पिसिबि प्रविधि नापं लेजरं ड्रिल यानातःगु माइक्रोभियास, ब्लाइण्ड भियास, व थुनाबिल चिधंगु फर्म फ्याक्टर व अप्वः रुटिङ डेन्सिटीयात सक्षम याइ । मू बिचाः :

• माइक्रोभिया आस्पेक्ट रेसियो खास यानाः ≤१:१
• छ्यलिगु स्ट्याक यानातःगु माइक्रोभियास उच्च घनत्व दुगु थासय् तह संक्रमणया निंतिं ।
• अनुक्रमिक लेमिनेशन प्रक्रियां यक्वं माइक्रोभिया तहयात अनुमति बी ।
• भिया-इन-प्याड नाप सिजः जायेकेगु व प्लानाराइजेशन बिजिए फ्यानआउटया निंतिं ।

६.१ बिजिए डिजाइन

बिजिए प्याड डिजाइनं सोल्डरिङ्गया उत्पादनयात तप्यंक लिच्वः लाकी । पिसिबि एसेम्बलि व पिसिबिए एसेम्बलि, विशेष यानाः फाइन-पिच बीजीए अनुप्रयोगय्।

• प्याड व्यास ≈०.८–०.८५× बल व्यास (दसु, ०.३ मिमी बलया निंतिं ०.२५ मिमी प्याड)।
• सोल्डर मास्क पक्षय् ०.०२५–०.०५ एमएम प्याड स्वयां तःधं ।
• एनएसएमडि (नन-सोल्डर मास्क परिभाषित) व एसएमडि (सोल्डर मास्क परिभाषित); फाइन-पिच बिजिएया निंतिं साधारण एनएसएमडि ।
• ०.२ एमएम/०.१ एमएम वा व स्वया चिधंगु माध्यमं फ्यानआउट; छ्यलिगु भिया-इन-प्याड नाप सिजः जायेकल / रेजिन जायेकल सोल्डर विकिंग मजुइकेत ।
• जोरे याये स्थानीय विश्वासपात्र चिं पाय् छिगु थासय् तयेगु निंतिं बिजिएया लिक्क ।

६.२ क्यूएफएन डिजाइन

क्यूएफएन (क्वाड फ्लाट नो-लीड) प्याकेजयात होशियार थर्मल प्याड डिजाइन यायेमाः ।

• थर्मल प्याडयात यक्व चिचिधंगु प्याडय् ब्वथलादिसँ वा भ्वाइडिङ म्हो यायेत सेग्मेन्टेड स्टेन्सिल एपर्चर दुगु छगू हे प्याड छ्यलादिसँ ।
• एओआइ जाँचया निंतिं प्याकेजया सिथं पिने पिन प्याडयात ०.२–०.३ एमएम तब्याकि ।
• छ्यलिगु रेजिन प्लगिङ्ग व सिजः जायेकेगु सोल्डर विकिंग मजुइकेत थर्मल प्याड भियासया निंतिं ।
• तच्वःगु शक्तिया क्यूएफएनया निंतिं, तनादिसँ थर्मल मार्फत एरे दुनेया सिजःया विमानलिसे स्वानाच्वंगु ।

६.३ ०४०२ / ०२०१ / ०१००५ माइक्रो कम्पोनेन्ट

• ०४०२ प्याडया अन्तराल: ०.४–०.५ मिमी; ०२०१: ०.२५–०.३ मिमी; ०१००५: ०.१५–०.२ मिमी।
• एन्टि सोल्डर बल स्टेन्सिल एपर्चर (नोच बाय् म्ह्व) छ्य ।
• प्लेसमेण्टया पाय् छि जुइक माःगु कथंया विश्वासपात्र चिं बियादिसँ ।
• थ्व गम वितरण झ्यातुगु ब्व दुगु निगू पक्षीय एसेम्बलिया निंतिं ।

७.१ स्टेन्सिल एपर्चर डिजाइन

स्टेन्सिल अपर्चर डिजाइनं तप्यंक निर्धारण याइ सोल्डर पेस्ट छापे यायेगु गुणस्तर व प्रत्येक पीसीबीएया निंतिं अनुकूलित यायेमाः ।

• स्टेन्सिल ख्वातु: ०.१–०.१५ मिमी विशिष्ट; माइक्रो कम्पोनेन्टया निंतिं ०.०८ एमएम; तच्वःगु करेन्टया निंतिं ०.२ एमएम ।
• क्षेत्रफल अनुपात २.: अपर्चर लागा / अपर्चर अंगः लागा > ०.६६ ।
• पक्ष अनुपात: एपर्चर ब्या / स्टेन्सिल ख्वातु > १.५ ।
• विशेष एपर्चर: क्यूएफएन थर्मल प्याड तःगू चिचिधंगु झ्याः; बिजिए चाकलाःगु बाय् वर्ग म्ह्व यायेगु; चिप कम्पोनेन्टया निंतिं एन्टि सोल्डर बल नोच एपर्चर ।
• थ्व स्टेप स्टेन्सिल मिश्रित घटक आकारया निंतिं (दसु, उच्च-वर्तमान क्षेत्रया निंतिं ख्वातुगु स्टेन्सिल, बांलाःगु-पिचया निंतिं सालुगु)।

७.२ रिफ्लो व वेभ सोल्डरिङ्ग

• रिफ्लो सोल्डरिङ्ग: एसएमटी कम्पोनेन्टया निंतिं; पाय् छिगु माः तापक्रम प्रोफाइल (न्हापां क्वाकेगु, भिंकेगु, हानं प्रवाह यायेगु, ख्वाउँकेगु) । छ्यलिगु नाइट्रोजन रिफ्लो भिंगु खिउँसे च्वनेगु व अक्सिडेसन म्ह्व यायेगु निंतिं ।
• वेभ सोल्डरिङ्ग: थ्रु-होल (डिआइपि) कम्पोनेन्ट व एसएमटि ह्याउँगु गम प्रक्रियाया निंतिं ।
• चयनात्मक तरंग सोल्डरिङ्ग: थ्रु-होल कम्पोनेन्टया निंतिं स्थानीयकृत सोल्डरिङ; मिश्रित-प्रविधि बोर्डया निंतिं आदर्श ।
• सीसा-मुक्त प्रक्रिया: एसएसी३०५ सोल्डर पेस्ट; शिखर पुनःप्रवाह तापक्रम २३५–२५० °C। साधारण सतह क्वचायेकेगु ज्याय् दुथ्याः सीसा-मुक्त एचएएसएल, सहमत, स्वयंसेवी दमकल विभाग, विसर्जन वहः, व इमर्शन टिन।

७.३ मिश्रित सभा

एसएमटि रिफ्लो व डिआइपि वेभ सोल्डरिङ्ग स्वाकि, बाय् छ्य । पिन-इन-पेस्ट (पिआइपि) रिफ्लोय् थ्रु-होल कम्पोनेन्टया निंतिं ।

८.१ प्यानेलाइजेशन बिधि

• भि-कट (भि-स्कोरिंग): म्ह्व मू; किनारा कम्पोनेन्ट मदुगु आयताकार बोर्डया निंतिं ।
• छुँ न्यात / स्टाम्प प्वाः: अनियमित बोर्ड वा किनारा घटकया निंतिं; छ्यलिगु ट्याब रुटिङ्ग नाप छुँ न्यात ।।
• ताँ + छुँ न्याःगु: शक्ति व अलग यायेत अःपुइगु संयोजन याइ ।

८.२ टूलिङ्ग रेल व फिडुसियल मार्क

• टूलिङ्ग रेलया ब्या : ३–५ मिमी ।
• फिडुसियल चिं : १ मिमी व्यास, २–३ मिमी सोल्डर मास्क खुल्ला, लुँ वा इमर्शन टिन फिनिश।
• बिजिए/क्यूएफएन फाइन-पिच उपकरणया निंतिं स्थानीय फिडुसियल ।

८.३ पानेल साइज व परिमाण

• पिक-एण्ड-प्लेस व रिफ्लो ओभनया सीमा दुने प्यानेल आकार (≤४०० एमएम × ४०० एमएम)।
• सन्तुलन दक्षता व सामग्रीया उपयोग; वारपेजपाखें बचे जुइमाः ।
• छ्यलिगु ब्रेकवे ट्याब व रुट यानातःगु स्लट डिपानेलिङ्ग यायेबलय् तनाव म्ह्व यायेत ।

९.१ बिजुलि जाँच

• डिआरसिइ छुं नं घातक त्रुटि मदु ।
• महत्वपूर्ण संकेतया हाकः ज्वःलाकेगु, प्रतिबाधा, अन्तराल ।
• ल्याः व आःया क्षमताया माध्यमं पावर नेट ।
• सिग्नल इन्टिग्रिटी सिमुलेशन लिच्वलं मिखाया डाइग्रामया आवश्यकता पूवंकी ।

९.२ डिएफएम जाँच

• आइपिसि-७३५१ प्रति प्याड साइज ।
• कम्पोनेन्ट स्पेसिंगं न्यूनतम पिक-एण्ड-प्लेसया आवश्यकता पूवंकी ।
• सोल्डर मास्क ड्याम, सिल्कस्क्रीन, ध्रुवता चिं स्पष्ट ।
• स्टेन्सिल एपर्चरं क्षेत्रफलया अनुपात पूवंकी ।
• प्यानेलाइजेशन व टूलिङ्ग रेल आ।

९.३ डिएफटि जाँच

• क्रिटिकल नेटय् टेस्ट प्वाइन्ट कभरेज ।
• पंगः मदयेक टेस्ट प्वाइन्ट ।
• आइसिटि फिक्स्चर सम्भावना ।

९.४ एसेम्बलि जाँच

• टूलिङ्ग रेल व फिड्यूसियल चिं दु ।
• प्यानेलाइजेशन विधि उचित ।
• भि-कटं कम्पोनेन्टया दुरी ≥०.५ एमएम ।

९.५ दस्तावेज पूवंगु

• गेर्बर तहया नां मानकीकृत ।
• बीओएम पार्ट नम्बर, प्याकेज, परिमाण पाय् छि जू ।
• बिओएम ज्वःलाःगु फाइल ल्ययाः ति ।
• स्टेन्सिल फाइल पिसिबि डिजाइनलिसे ज्वःलाः ।

पुलांगु उत्पादन बाय् अप्रचलित उत्पादनया निंतिं पिसिबिए सर्क्यूट बोर्ड, पिसिबिए रिभर्स इन्जिनियरिङ्ग भौतिक बोर्डं स्किमेटिक्स, बिओएम, व गेर्बर फाइलयात हानं दयेके फै अले रिकभर जूगु डाटायात न्हूगुलिसे स्वाये फै । पिसिबि डिजाइन व पिसिबिए एसेम्बलि ज्याया प्रवाह ।

जिमिगु रिभर्स इन्जिनियरिङ्ग प्रक्रियाय् दुथ्याः :

• बोर्ड इमेजिङ्ग व एक्सरे जाँच दुनेया तहया नक्सा दयेकेगु ।
• कम्पोनेन्ट म्हसीका व बिओएम लिकायेगु अप्रचलित ब्व हिलेगु नापं ।
• स्किमेटिक क्याप्चर नेटलिस्ट पुनःनिर्माणपाखें ।
• पिसिबि लेआउट मनोरञ्जन डिएफएम सुधारलिसें ।
• प्रोटोटाइप पिसिबिए एसेम्बलि व कार्यात्मक परीक्षण।

तँसा मूल्य-वृद्धि सेवात :

• कन्फर्मल कोटिङ्ग कठोर वातावरणया निंतिं ।
• पोटिङ्ग व इन्क्याप्सुलेशन कम्पन प्रतिरोधया निंतिं ।
• अन्डरफिल बिजिए व सिएसपि प्याकेजया निंतिं ।
• हानं ज्या या अले भिंकि । बिजिए रिवर्क स्टेशन छ्यलाः ।
• ज्याख्यले जूगु परीक्षण विकास कस्टम पिसिबिएया निंतिं ।